基于veriloghdl及aes加密電路設計(文件)

　

【正文】 dae1系統中數據以最初始的字節格式存在。因為一個SBox計算塊只需要8位的數據集,我們的確需要16個平行單位。因此只有4個16位的SBox共享密鑰更新的計算。圓鍵可以動態生成數據轉換，或者他們是提前計算和存儲，以供后續使用。 AES 加密算法工作模式 本文的第一章節里面就曾提到，AES加密算法屬于分組密碼，分組密碼的設計思想就是將不同位寬的明文和密鑰分成固定長度的明文組和密鑰組。現如今，比較成熟且應用較為廣泛的幾種工作模式包括：電子密碼本模式（Electronic Code Book）、密文連接模式（Cipher Block Chaining）、密碼反饋模式（Cipher Feedback）和輸出反饋模式（Output Feedback）等。2）密文鏈接模式（CBC）密文鏈接模式，先將一個明文分組進行加密，其結果存儲在寄存器中，然后明文分組再與寄存器中的密文進行逐位異或，異或的結果與密鑰分組一齊被送入加密電路。密碼反饋模式的工作方式與CBC有很大的相似性。②P層（線性混合層）：進行列混淆變換MixColumn和行移位變換ShiftRow，主要是為了確保多輪迭代后的數據高度擴散。加、解密過程中10輪迭代中的每個階段均是可逆的。AES加密算法的工作流程如圖23所示。理解這些知識點對更深層次、更透徹地理解AES加密算法大有幫助，此外，這也為后續的加密電路的設計工作打下了良好的基礎。該過程就是首先用HDL語言描述目標電路，然后運用相關工具進行仿真（如Modelsim）、生成相應的目標文件（如EDA），最后再用ASIC或者FPGA方式來實現電路。 Modelsim仿真軟件Modelsim是一款硬件描述語言仿真軟件，其性能之優秀在業內是有目共睹的，Mentor公司憑借它在仿真軟件領域遙遙領先。 AES 加密模塊總體架構本課題研究的AES加密共有7個部分，分別是：SubBytes、ShiftRows、MixColumns、AddRoundkey、Sbox、Key Expansion，其中Encrypt模塊由SubBytes、ShiftRows、MixColumns、AddRoundkey、Sbox這5個部分組成，完成加密功能。AES加密模塊頂層的外部接口及部分端口功能說明分別如圖3表31所示。位變換過程如圖34所示。SBoxSr,sS’r,sS0,0S0,1S0,2S0,3S1,0S1,1S1,2S1,3S2,0S2,1S2,2S2,3S3,0S3,1S3,2S3,3S’0,0S’0,1S’0,2S’0,3S’1,0S’1,1S’1,2S’1,3S’2,0S’2,1S’2,2S’2,3S’3,0S’3,1S’3,2S’3,3圖34 位變換過程示意圖clkresetstart_idata_i[127...0]decrypt_isbox_data_i[7...0]ready_odata_o[127...0]sbox_data_o[7...0]sbox_decrypt_o圖35 位變換模塊外部接口圖36 位變換模塊仿真波形圖37 S盒模塊（Sbox）仿真波形 列混合變換模塊設計MixColumnsMixColumns變換是一個實現狀態數組逐列進行變換的過程，它最主要的部分是有限域乘法。列混合變換過程及外部接口分別如圖339所示，Mixcolumns模塊仿真波形如圖310所示。并行擴展：輪運算與子密鑰的生成是同步的，即每一輪輪運算開始的同時，下一輪運算所需要的子密鑰也相應地產生了。相比較而言非并行擴展就不存在這樣的問題，所以，本課題采用的是非并行擴展方案。Testbench模塊仿真波形如圖315所示。優化：綜合器根據外部施加的一定條件（包括時序和電路面積的限制等），按照預定的算法對轉譯的結果進行邏輯優化。它能夠滿足5千萬門級、時鐘頻率達到GHz等技術需求。應用Synopsys公司開發的后端設計工具Astro可以完成布局布線的設計，同時Astro還具有時序優化的功能，可以再一次流程中使設計電路達到預設的指標。圖48 Astro生成的版圖第5章 總結與展望 全文總結隨著技術的發展，計算機的處理速度飆升，網絡數據的交換成倍增長，電子商務也逐漸普及。本課題主要研究內容如下：對密碼學理論的發展歷史及現狀進行介紹，并分析了相關的應用領域，對現今市場上的AES加密標準做了研究，分析了軟、硬件實現的優缺點，在此基礎上確定了用ASIC方式實現AES加密電路。 展望 加密、破解這兩者就好似彈與甲一樣，兩者相互對立，并在相互競爭中螺旋上升。致 謝光陰的流逝是客觀的，每一分，每一秒，不緊不慢，然而它卻常常被我忽略。王老師不僅細心解答我們畢設中遇到的問題，還時常敦促我們的畢設進度，畢業設計能夠圓滿完成，離不開王老師的悉心教誨。 Thanavijitpun, C. 。最后，感謝和我共度大學美好時光的2014屆電子科學與技術專業的同學們，感謝電子工程系的所有授課老師，感謝在背后支持我的親人和朋友。總是在即將失去的時候才后悔曾今的不珍惜，面對白紙黑字，總覺得些許惆悵。相當長的時間內，AES走在數據攻擊的前面，其先進性是毋庸置疑的，本課題中對AES加密算法的挖掘也只是涉及皮毛而已，有關于加密算法相關知識還需要花大量的時間及精力去學習，只有深刻領會其本質，才能脫離固有的模式，設計出更安全，更優秀的加密電路。然后用Verilog HDL語言分別對其進行描述，并通過Modelsim 仿真工具完成仿真驗證。在這個背景下，本課題選擇了對現今最高級的AES加密算法進行研究。圖41 DC綜合后門級電路圖圖42 AES門級電路1圖43 AES門級電路2圖44 AES門級電路3如圖4447所示，為DC過程生成的報告。 綜合和布局布線 過程概述，.，然后利用Astro進行版圖的生成。 在使用synopsys DC進行綜合時，工藝庫，目標庫，標志庫等參數是必不可少的，DC工具在工作時就是根據這些參數來確定所使用的相關算法及優化方案的。綜合過程包括轉譯（Translation）、優化(Opitimization)和映射(Mapping)這三個步驟。000100001010011clkresetstart_ilast_key_i[127...0]round_i[3...0]sbox_data_i[7...0]ready_osbox_access_osbox_data_o[7...0]sbox_decrypt_onew_key_o[127...0] 圖311 keysched模塊狀態機 圖312 keysched模塊外部接口圖313 keysched模塊仿真波形 加密模塊Testbench設計該模塊的目的就是驗證在給予AES加密模塊相同的明文、完全一致的密鑰時，輸出結果是否相同。這兩種密鑰擴展方案理論上都是可行的，然而并行擴展密鑰在解密過程中的第一個子密鑰是加密過程中最后一輪的子密鑰，因此，解密過程就必須要在這一輪加密結束后才能開始。在AES算法中，初始密鑰通過密鑰擴展模塊進行變換，從而產生每一輪加密運算中所需要的輪密碼。因此，列混合變換實際就是對字變換和字節變換的調用。位變換（SubBytes）模塊仿真波形如圖36所示。Mix ColumnsSub BytesShift RowsAdd Round keySboxControlKey Expansion控制信號數據輸入密鑰圖31 AES加密總體架構clkresetload_idata_i[127...0]decrypt_ikey_i[127...0]ready_odata_o[127...0]圖32 AES加密模塊頂層外部接口示意表31 AES加密模塊部分端口說明端口名稱端口類型端口描述load_iinput數據加載decrypt_iinput加密控制data_iinput[127:0]數據輸入key_iinput[127:0]外部密鑰輸入data_ooutput[127:0]數據輸出ready_ooutput完成信號圖33 AES加密電路仿真波形 位變換模塊設計SubBytes及Sbox位變換模塊（SubBytes）是一個將數組中每一個字節變換為另外一個字節的過程，且該過程中的變