基于fpga的電子密碼鎖的設計論文(文件)

　

【正文】 鎖的設計，用FPGA設計的系統已經是現代生活中經常用到的工具之一，通過鍵盤輸入密碼，用FPGA作為主控芯片，用數碼管顯示輸入的數字，如果出現錯誤便通過報警電路發出報警，主控芯片又可分為按鍵處理部分、控制部分和譯碼顯示部分用電子密碼鎖代替傳統的機械式密碼鎖?；谏鲜霰容^以上兩種方案，根據系統設計要求，采用方案二。 本系統有13個按鍵，包括0～9共10個數字鍵和1個確認鍵，1個警報復位鍵，1個清0鍵。門開后可通過鎖門按鈕關門，門關上后要再次輸入密碼才能開門。 基于FPGA的設計 主控芯片EPF10K10LC844的介紹 FPGA器件選擇Altera公司FLEX10K10系列的EPF10K10LC844芯片。在很多時候,為了提高設計效率、減少LAB的占用等,希望將設計配置到EAB中。SRAM單元必須在器件加電后裝入配置數據，且配置完成后，它的存儲器和I/O引腳必須被初化。這種方式是通過下載電纜對器件進行配置的，適合于調試階段。該軟件是ALTERA公司開發的一個集設計輸入、編譯、仿真和編程為一體的超級集成環境；提供了自動邏輯綜合工具，可以在多個邏輯層次上對高級設計描述進行綜合、優化，大大縮短了編譯時間，加速了FPGA設計開發進程[23]。然后，分成幾個小模塊進行下一級設計。行列式按鍵是指直接用I/O口線通過動態掃描構成的按鍵電路。同理，獲取列值也是如此，先輸出4列為高電平，然后在輸出4行為低電平，再讀入列值，如果其中有哪一位為低電平，那么肯定對應的那一列有按鍵按下。這種顯示塊共有共陰極與共陽極兩種，本設計將采用共陽極。只要將一個8位并行輸出與顯示塊的發光二極管引腳相連即可。 LED顯示塊功能表顯示字符共陰極段選碼共陽極段選碼顯示字符共陰極段選碼共陽極段選碼 0 3FH C0H C 39H C6H 1 06H F9H D 5EH A1H 2 5BH A4H E 79H 86H 3 4FH B0H B 7CH 83H 4 66H 99H F 71H 8EH 5 6DH 92H P 73H 8CH 6 7DH 82H U 3EH C1H 7 07H F8H L 31H CEH 8 7FH 80H Y 6EH 91H 9 6FH 90H ┊ ┊┊ A 77H 88H 報警電路 報警電路6 系統的軟件設計 當用戶輸入密碼后，按確認鍵即可開門，在門開的狀態下，輸入新密碼，再按確認鍵可設置密碼，輸入的密碼在八位數碼管上顯示，最后輸入的數字顯示在最右邊，每輸入一位數字，密碼在數碼管上的顯示左移一位。本設計采用的是自下而上的設計方法 , 逐層完成相應的描述、編譯、仿真與驗證 , 即先建立一些低層次的設計 , 再將它們組合在一起 , 最后形成一個單一的頂層設計文件。當各個模塊分別編譯成功后 ,則創建一個個元件符號。如果綜合沒有錯誤的話就可以對芯片進行配置了，配置完成后FPGA芯片就成了一片密碼鎖芯片。 由于考慮到體積、成本等因素，本裝置在性能上功能上還存在不足，還有待于進一步提高: (1)增加語音播報功能，可以提高裝置的靈敏度，同時方便用戶的操作。 （3）本系統結合了現在最有發展前景的FPGA設計的電子密碼鎖系統，安全可靠，科技含量高，易于擴展。北京：國防工業出版社，2002.[15] （美）Stefan Sjoholm. ，薛宏熙譯?？删幊藺SIC設計及其應用。 本系統的特色與創新點:(1)從測試結果分析可知，本裝置采用較低成本的器件設計制作，且誤差較小，完全滿足用戶的基本要求。 系統仿真演示結果 系統仿真演示結果總結在基于FPGA的系統設計中，不同電路系統的設計往往采用自頂向下的設計方法,亦即將一個大的系統分解成單元電路。本設計在QuartusⅡ。對于不同層次的模塊, 應采用不同的輸入方式進行描述。初始密碼為0，即上電后，按確認鍵即可開門。通常將控制發光二極管的8位字節數據稱為段選碼。數碼管顯示塊中共有8個發光二極管，其中7個發光二極管構成七筆字形“8”，1個發光二極管構成小數點。： 44鍵盤結構原理圖 LED顯示器結構與原理 LED顯示塊是由發光二極管顯示字段的顯示器件。它的電路配置靈活，軟件結構簡單，占用的I/O資源少。當最后頂層模塊的邏輯功能在波形仿真中滿足系統時序要求時，才可進行器件編程[24]。FPGA設計經過4個基本階段：設計輸入、設計編譯、設計驗證和器件編程。這樣固化在EPROM中的數據將在系統上電時對FPGA芯片配置，其中EPROM芯片選用EPC1441[22]。對于FLEX10K系列器件，Altera公司提供了4種配置方案：EPC1（或EPC1441）EPPOM方式配置法、被動串行法、被動并行同步法、被動并行異步法。 該芯片集成有1萬個等效邏輯門，含有572個邏輯單元（LEs）、72個邏輯陣列塊（LABs）、3個嵌入式陣列塊（EAB s），并具有720個片內寄存器，可以在不占用內部資源的條件下實現6144 bit的片內存儲器；內部模塊間采用高速、延時可預測的快速通道連接；邏輯單元間具有高速、高扇出的級聯鏈和快速進位鏈；片內還有三態網絡和6個全局時鐘、4個全局清零信號以及豐富的I/O資源；每個I/O引腳可以選擇為三態控制或集電極開路輸出，可以通過編程控制每個I/O引腳的速度以及I/O寄存器的使用[21]。FLEX10K器件主要由EAB(嵌入式陣列塊)、LAB(邏輯陣列塊)、快速通道線和I/O單元4部分組成。5 系統硬件設計 系統的硬件模塊實現 整個電子密碼鎖系統可劃分為鍵盤掃描、獲取鍵值、數碼顯示、設置密碼和解碼開門等五個子模塊。高位的零不用輸入，因此密碼可以為1～8位。：FPGA主控部分譯碼顯示按鍵處理鍵盤顯示開/關門電路報警電路 系統框圖 實現系統大量邏輯電路的集成，在設計中使用了現場可編程邏輯門陣列器件（FPGA）。而且系統設計完善以后還可以將主控的FPGA固化成一片ASIC，那么這塊ASIC就可以作為專用的數字密碼鎖芯片。 FPGA接收鍵入的代碼，并與存貯在閃存中的密碼進行比較，如果密碼正確，則驅動電磁執行器開鎖；如果密碼不正確，則允許操作人員重新輸入密碼，最多可輸入三次；如果三次都不正確，則通過FPGA產生報警，FPGA將每次開鎖操作和此時電磁執行器的驅動電流值作為狀態信息發送給監控器，同時將接收來自接口的報警信息也發送給監控器。目前，這種高層次設計(highleveldesign)的方法已被廣泛采用。VHDL在數字電子電路的設計中具有硬件描述能力強、設計方法靈活等優點[17]。（3）配置（CONFIGURATION） 配制用于將元件實例與實體結構成對綁定，決定了哪個結構體于實體關聯。 VHDL語