正文內容

第四講淀積工藝(半導體制造技術)(文件)

2026-02-24 05:50 上一頁面

下一頁面

　

【正文】 CVD：這對熱能驅動的一些淀積反應有很小的貢獻；5. 反射：離子反射出側壁，然后淀積，是另一種貢獻。而且，導線間距的縮小產生了更多的寄生電容（ C）。這與晶體管的發(fā)展正好相反，對晶體管而言，隨著柵長變小，延遲變小，晶體管的速度增加。外延層還可以減少CMOS器件的閂鎖效應。外延反應可用的氣體源包括 SiCl4/SiH2Cl2/SiHCl3 淀積溫度為： 1050～ 1250℃電信學院微電子教研室半導體制造技術by Michael Quirk and Julian Serda硅片上外延生長硅SiSiClClHHSiSiSi SiSi SiSiSiSiSiSiClHClH化學反應副產物淀積的硅外延層多晶硅襯底Figure 電信學院微電子教研室半導體制造技術by Michael Quirk and Julian Serda氣相外延示意圖摻雜劑(AsH3 or B2 H3)H2SiH2 Cl2RF 感應加熱線圈感應基座硅片真空泵Figure 電信學院微電子教研室半導體制造技術by Michael Quirk and Julian Serda硅氣相外延爐排氣排氣排氣RF加熱RF 加熱氣體入口氣體入口臥式反應爐桶式反應爐立式反應爐Figure 電信學院微電子教研室半導體制造技術by Michael Quirk and Julian SerdaCVD質量測量ILD 中鑰匙孔的效果（金屬臺階覆蓋上） b) 平坦化的 SiO2 c) 被淀積的下一層鋁在 SiO2上由鑰匙孔引起的金屬空洞a) 由 PECVD淀積的 SiO2 SiO2在層間介質中的鑰匙孔缺陷鋁Figure 。如果外延生長膜和襯底材料相同（例如硅襯底上生長硅），這樣的膜生長稱為同質外延。電信學院微電子教研室半導體制造技術by Michael Quirk and Julian Serda總互連線電容電容 (1012 Farads/cm)765432100 間距 (?m)K = 4K = 3K = 2K= 1Figure 電信學院微電子教研室半導體制造技術by Michael Quirk and Julian Serda低 k 值絕緣介質要求Table 電信學院微電子教研室半導體制造技術by Michael Quirk and Julian SerdaDRAM 疊層電容的示意圖SiO2 介質摻雜多晶硅電容極板摻雜多晶硅電容極板埋接觸孔擴散SiO2 dielectric Doped polysiliconcapacitor plateDoped polysiliconcapacitor plateBuried contact diffusionFigure 電信學院微電子教研室半導體制造技術by Michael Quirk and Julian Serda淺槽隔離Photo 電信學院微電子教研室半導體制造技術by Michael Quirk and Julian Serda旋涂絕緣介質? 旋涂玻璃 (SOG)? 旋涂絕緣介質 (SOD)? 外延– 外延生長方法? 氣相外延（ VEP）? 金屬有機 CVD? 分子束外延 (MBE)? CVD質量測量? CVD 檢查及故障排除電信學院微電子教研室半導體制造技術by Michael Quirk and Julian Serda用 SpinOnGlass 填充間隙2) 處理后的 SOG1) 最初的 SOG 2) 間隙填充3) CVD4) 氧化硅帽CapFigure 電信學院微電子教研室半導體制造技術by Michael Quirk and Julian SerdaHSQ 低 k 值絕緣介質工藝參數Table 電信學院微電子教研室半導體制造技術by Michael Quirk and Julian Serda外延? 外延生長模型? 外延生長方法– 氣相外延 (VPE)– 金屬有機 CVD (MOCVD)– 分子束外延 (MBE) 電信學院微電子教研室半導體制造技術by Michael Quirk and Julian Serda 外延就是在單晶襯底上淀積一層薄的單晶層（見下圖），新淀積的這層稱為外延層。這是在亞，通常稱為互連延遲（如上圖所示）。109 sec)互連延遲 (RC)門延遲電信學院微電子教研室半導體制造技術by Michael Quirk and Julian Serda芯片性能芯片性能的一項指標是信號的傳輸速度。電信學院微電子教研室半導體制造技術by Michael Quirk and Julian SerdaDoped Polysilicon as a Gate electrodep+ p+ p+n+n+n+Figure 電信學院微電子教研室半導體制造技術by Michael Quirk and Julian Serda等離子體輔助 CVDCVD 過程中使用等離子體的好處1. 更低的工藝溫度 (250 – 450℃ )；2. 對高的深寬比間隙有好的填充能力 (用高密度等離子體 )；3. 淀積的膜對硅片有優(yōu)良的黏附能力；4. 高的淀積速率；5. 少的針孔和空洞，因為有高的膜密度；6. 工藝溫度低，因而應用范圍廣。不同于 APCVD的是， LPCVD反應中的邊

點擊復制文檔內容

教學課件相關推薦

第四講淀積工藝(半導體制造技術)(文件)

[精選]半導體制造工藝之晶體的生長概述-資料下載頁

[精選]半導體制造技術導論chapter8離子注入工藝-資料下載頁

[精選]半導體制造工藝第6章金屬化-資料下載頁

[精選]半導體制造工藝流程課件(ppt97頁)-資料下載頁

[精選]半導體制造工藝之離子注入原理課件-資料下載頁

先進制造技術—第四講,cims-資料下載頁

半導體制造技術第十七章-資料下載頁

半導體制造期末復習要點-資料下載頁

[精選]半導體工藝技術-資料下載頁

半導體制作工藝流程講義-資料下載頁

[精選]半導體制造工藝流程(ppt97頁)-資料下載頁

芯片制造-半導體工藝教程-資料下載頁

半導體制造全過程演示-資料下載頁

工藝技術薄膜工藝－淀積-資料下載頁

半導體制程簡介-資料下載頁

第四講淀積工藝(半導體制造技術)-wenkub.com

第四講淀積工藝(半導體制造技術)(已改無錯字)

第四講淀積工藝(半導體制造技術)-資料下載頁

第四講淀積工藝(半導體制造技術)(參考版)

第四講淀積工藝(半導體制造技術)-文庫吧資料