[計(jì)算機(jī)]計(jì)算機(jī)組成原理9套試卷-預(yù)覽頁(yè)

　

【正文】 （5分）已知：兩浮點(diǎn)數(shù)x=210，y=201求：x+y五、簡(jiǎn)答題（共20分）1．完整的總線傳輸周期包括哪幾個(gè)階段？簡(jiǎn)要敘述每個(gè)階段的工作。操作碼位數(shù)固定，且具有直接、間接、立即、相對(duì)四種尋址方式。（8分）2．畫(huà)出DMA方式接口電路的基本組成框圖，并說(shuō)明其工作過(guò)程（以輸入設(shè)備為例）。amp。A．操作碼、控制碼；B．操作碼、向量地址；C．操作碼、地址碼。A．17；B．19；C．27。A．設(shè)備號(hào)小的優(yōu)先級(jí)高；B．每個(gè)設(shè)備使用總線的機(jī)會(huì)相等；C．設(shè)備號(hào)大的優(yōu)先級(jí)高。A．轉(zhuǎn)移指令；B．出棧指令；C．中斷返回指令。A．當(dāng)前指令的地址；B．程序中指令的數(shù)量；C．下一條指令的地址。A．僅有一個(gè)操作數(shù)，其地址由指令的地址碼提供；B．可能有一個(gè)操作數(shù)，也可能有兩個(gè)操作數(shù)；C．一定有兩個(gè)操作數(shù)，另一個(gè)是隱含的。A．控制指令；B．訪存指令；C．輸入輸出指令。A．間接尋址；B．變址尋址；C．相對(duì)尋址。A．取指令操作是控制器固有的功能，不需要在操作碼控制下完成；B．所有指令的取指令操作都是相同的；C．在指令長(zhǎng)度相同的情況下，所有指令的取指操作都是相同的。A．原碼；B．補(bǔ)碼；C．反碼；D．移碼。2．設(shè)n=16（不包括符號(hào)位），機(jī)器完成一次加和移位各需100ns，則原碼一位乘最多需A ns,補(bǔ)碼Booth算法最多需B ns。4．設(shè)浮點(diǎn)數(shù)階碼為8位（含1位階符），用移碼表示，尾數(shù)為24位（含1位數(shù)符），用補(bǔ)碼規(guī)格化表示，則對(duì)應(yīng)其最大正數(shù)的機(jī)器數(shù)形式為A，真值為B（十進(jìn)制表示）；對(duì)應(yīng)其絕對(duì)值最小負(fù)數(shù)的機(jī)器數(shù)形式為C，真值為D（十進(jìn)制表示）。三、解釋下列概念（共10分，每題2分）1．CMAR2．總線3．指令流水4．單重分組跳躍進(jìn)位5．尋址方式四、計(jì)算題（6分）設(shè)某機(jī)主頻為8MHz，每個(gè)機(jī)器周期平均含2個(gè)時(shí)鐘周期，試問(wèn)該機(jī)的平均指令執(zhí)行速度為多少M(fèi)IPS？若機(jī)器主頻不變，但每個(gè)機(jī)器周期平均含4個(gè)時(shí)鐘周期，每條指令平均有5個(gè)機(jī)器周期，則該機(jī)的平均指令執(zhí)行速度又是多少M(fèi)IPS？五、簡(jiǎn)答題（共20分）1．CPU包括哪幾個(gè)工作周期？每個(gè)工作周期的作用是什么。（5分）（1）畫(huà)出一地址指令格式并指出各字段的作用；（2）該指令直接尋址的最大范圍（十進(jìn)制表示）；（3）一次間址的尋址范圍（十進(jìn)制表示）；（4）相對(duì)尋址的位移量（十進(jìn)制表示）。（7分）（輸入輸出4）七、設(shè)計(jì)題（10分）設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用MREQ作訪存控制信號(hào)（低電平有效），用WR作讀寫(xiě)控制信號(hào)（高電平為讀，低電平為寫(xiě)）。計(jì)算機(jī)組成原理試題5一、選擇題（共5分，每題1分）1．設(shè)寄存器內(nèi)容為80H，若它對(duì)應(yīng)的真值是–127，則該機(jī)器數(shù)是A．原碼；B．補(bǔ)碼；C．反碼；D．移碼。A．224；B．223；C．222；D．221。A．程序員調(diào)度的；B．操作系統(tǒng)管理的；C．由程序員和操作系統(tǒng)共同協(xié)調(diào)完成的；D．硬件自動(dòng)完成的。A．Cache與主存統(tǒng)一編址，Cache的地址空間是主存地址空間的一部分；B．主存儲(chǔ)器只由易失性的隨機(jī)讀寫(xiě)存儲(chǔ)器構(gòu)成；C．單體多字存儲(chǔ)器主要解決訪存速度的問(wèn)題；D．Cache不與主存統(tǒng)一編址，Cache的地址空間不是主存地址空間的一部分。A．指令周期；B．存取周期；C．間址周期；D．執(zhí)行周期。A．立即；B．變址；C．間接；D．直接。A．控制指令；B．訪存指令；C．輸入輸出指令；D．程序指令。A．間接尋址；B．變址尋址；C．相對(duì)尋址；D．直接尋址。A．指令周期的第一個(gè)操作是取指令；B．為了進(jìn)行取指令操作，控制器需要得到相應(yīng)的指令；C．取指令操作是控制器自動(dòng)進(jìn)行的；D．指令周期的第一個(gè)操作是取數(shù)據(jù)。A．27；B．27；C．101；D．101。（均用十進(jìn)制表示）2．CPU從主存取出一條指令并執(zhí)行該指令的時(shí)間叫A，它通常包含若干個(gè)B，而后者又包含若干個(gè)C。4．一個(gè)8體低位交叉的存儲(chǔ)器，假設(shè)存取周期為T，CPU每隔t（T=8t）時(shí)間啟動(dòng)一個(gè)存儲(chǔ)體，則依次從存儲(chǔ)器中取出16個(gè)字共需A存取周期。三、名詞解釋（共10分，每題2分）1．同步控制方式2．周期竊取3．雙重分組跳躍進(jìn)位4．直接編碼5．硬件向量法四、計(jì)算題（5分）設(shè)x=+1611，y=+167，試用變形補(bǔ)碼計(jì)算x+y。2．能不能說(shuō)機(jī)器的主頻越快，機(jī)器的速度就越快，為什么？3．某機(jī)有五個(gè)中斷源，按中斷響應(yīng)的優(yōu)先順序由高到低為L(zhǎng)0,L1,L2,L3,L4，現(xiàn)要求優(yōu)先順序改為L(zhǎng)3,L2,L4,L1,L0，寫(xiě)出各中斷源的屏蔽字。畫(huà)出CPU與存儲(chǔ)器的連接圖，要求：74138譯碼器Dn D0RAM:1K4位2K8位8K8位16K1位4K4位ROM:2K8位4K8位8K8位32K8位G12B G CBA7 Y6 Y0 Y 2A GAk A0Dn D0WE CSRAMAm A0CSROMPD/Progr2A G2B G 7 Y0 YG1，為控制端C,B,A為變量控制端……為輸出端（1）存儲(chǔ)芯片地址空間分配為：最小4K地址空間為系統(tǒng)程序區(qū)，相鄰的4K地址空間為系統(tǒng)程序工作區(qū)，與系統(tǒng)程序工作區(qū)相鄰的是24K用戶程序區(qū)；（2）指出選用的存儲(chǔ)芯片類型及數(shù)量；（3）詳細(xì)畫(huà)出片選邏輯。A．單總線；B．雙總線；C．三總線；D．以上三種總線。A．被選中設(shè)備的地址；B．傳送數(shù)據(jù)的起始地址；C．中斷服務(wù)程序入口地址；D．主程序的斷點(diǎn)地址。A．不采用時(shí)鐘信號(hào)，只采用握手信號(hào)；B．既采用時(shí)鐘信號(hào)，又采用握手信號(hào)；C．既不采用時(shí)鐘信號(hào)，又不采用握手信號(hào)；D．采用時(shí)鐘信號(hào)，不采用握手信號(hào)。8．在控制器的控制信號(hào)中，相容的信號(hào)是______的信號(hào)。10．CPU不包括______。12．設(shè)寄存器內(nèi)容為10000000，若它等于0，則為_(kāi)_____。14．設(shè)機(jī)器字長(zhǎng)為32位，存儲(chǔ)容量為16MB，若按雙字編址，其尋址范圍是。16．超標(biāo)量技術(shù)是______。18．I/O與主機(jī)交換信息的方式中，中斷方式的特點(diǎn)是______。20．在一地址格式的指令中，下列是正確的。3．微指令格式可分為A型和B型兩類，其中C型微指令用較長(zhǎng)的微程序結(jié)構(gòu)換取較短的微指令結(jié)構(gòu)。三、名詞解釋（共10分，每題2分）1．異步控制方式2．向量地址3．直接尋址4．字段直接編碼5．多重中斷四、計(jì)算題（5分）設(shè)浮點(diǎn)數(shù)字長(zhǎng)為32位，欲表示177。2．程序查詢方式和程序中斷方式都要由程序?qū)崿F(xiàn)外圍設(shè)備的輸入/輸出，它們有何不同？（5分）3．某機(jī)有五個(gè)中斷源，按中斷響應(yīng)的優(yōu)先順序由高到低為L(zhǎng)0,L1,L2,L3,L4，現(xiàn)要求優(yōu)先順序改為L(zhǎng)4,L3,L2,L1,L0，寫(xiě)出各中斷源的屏蔽字。畫(huà)出CPU與存儲(chǔ)器連接圖，要求：（1）主存地址空間分配：A000H～A7FFH為系統(tǒng)程序區(qū)；A800H～AFFFH為用戶程序區(qū)。amp。A．地址信息、數(shù)據(jù)信息和控制信息不能同時(shí)出現(xiàn)；B．地址信息與數(shù)據(jù)信息不能同時(shí)出現(xiàn)；C．兩種信息源的代碼在總線中不能同時(shí)傳送；D．地址信息與數(shù)據(jù)信息能同時(shí)出現(xiàn)。A．主存可由RAM和ROM組成；B．主存只能由ROM組成；C．主存只能由RAM組成；D．主存只能由SRAM組成。A．不一定是可改寫(xiě)的；B．一定是可改寫(xiě)的；C．一定是不可改寫(xiě)的；D．以上都不對(duì)。A．采用微程序控制器的處理器稱為微處理器；B．在微指令編碼中，編碼效率最低的是直接編碼方式；C．在各種微地址形成方式中，增量計(jì)數(shù)器法需要的順序控制字段較短；D．以上都是錯(cuò)的。A．外設(shè)提出中斷；B．外設(shè)工作完成和系統(tǒng)允許時(shí)；C．外設(shè)工作完成和中斷標(biāo)記觸發(fā)器為“1”時(shí)。12．在原碼加減交替除法中，符號(hào)位單獨(dú)處理，參加操作的數(shù)是______。14．設(shè)機(jī)器字長(zhǎng)為32位，存儲(chǔ)容量為16MB，若按雙字編址，其尋址范圍是。16．程序計(jì)數(shù)器PC屬于______。18．目前在小型和微型計(jì)算機(jī)里最普遍采用的字母與字符編碼是______。20．在下述有關(guān)不恢復(fù)余數(shù)法何時(shí)需恢復(fù)余數(shù)的說(shuō)法中，______是正確的。3．對(duì)于一條隱含尋址的算術(shù)運(yùn)算指令，其指令字中不明確給出A，其中一個(gè)操作數(shù)通常隱含在B中。7．在微程序控制器中，一條機(jī)器指令對(duì)應(yīng)一個(gè)A，若某機(jī)有38條機(jī)器指令，通常可對(duì)應(yīng)B。（5分）中斷源屏蔽字0 1 2 3 4L0L1L2L3L44．某機(jī)主存容量為4M16位，且存儲(chǔ)字長(zhǎng)等于指令字長(zhǎng)，若該機(jī)的指令系統(tǒng)具備65種操作。（8分）2．假設(shè)磁盤采用DMA方式與主機(jī)交換信息，其傳輸速率為2MB/s，而且DMA的預(yù)處理需1000個(gè)時(shí)鐘周期，DMA完成傳送后處理中斷需500個(gè)時(shí)鐘周期。畫(huà)出CPU與存儲(chǔ)器的連接圖，要求：（1）存儲(chǔ)芯片地址空間分配為：0～8191為系統(tǒng)程序區(qū)；8192～32767為用戶程序區(qū)。2．______可區(qū)分存儲(chǔ)單元中存放的是指令還是數(shù)據(jù)。B．I/O總線、主存總統(tǒng)和DMA總線三組傳輸線；C．I/O總線、主存總線和系統(tǒng)總線三組傳輸線；D．設(shè)備總線、主存總線和控制總線三組傳輸線．。A．程序查詢方式；B．中斷方式；C．DMA方式；D．通道。A．基址寄存器內(nèi)容加上形式地址（位移量）；B．程序計(jì)數(shù)器內(nèi)容加上形式地址；C．變址寄存器內(nèi)容加上形式地址；D．以上都不對(duì)。A．指令周期；B．機(jī)器周期；C．時(shí)鐘周期；D．存儲(chǔ)周期。A．操作數(shù)隱含在操作碼中的指令；B．在一個(gè)機(jī)器周期里完成全部操作的指令；C．指令系統(tǒng)中已有的指令；D．指令系統(tǒng)中沒(méi)有的指令。A．既然能用于高速外圍設(shè)備的信息傳送，也就能代替中斷方式；B．不能取代中斷方式；C．也能向CPU請(qǐng)求中斷處理數(shù)據(jù)傳送；D．內(nèi)無(wú)中斷機(jī)制。A．某一時(shí)刻只有一個(gè)可以向總線發(fā)送數(shù)據(jù)，并且只有一個(gè)可以從總線接收數(shù)據(jù)；B．某一時(shí)刻只有一個(gè)可以向總線發(fā)送數(shù)據(jù)，但可以有多個(gè)同時(shí)從總線接收數(shù)據(jù)；C．可以有多個(gè)同時(shí)向總線發(fā)送數(shù)據(jù)，并且可以有多個(gè)同時(shí)從總線接收數(shù)據(jù)；D．可以有多個(gè)同時(shí)向總線發(fā)送數(shù)據(jù)，但可以有一個(gè)同時(shí)從總線接收數(shù)據(jù)。A．48；B．46；C．17；D．22．18．在間址周期中，______。20．打印機(jī)的分類方法很多，若按能否打印漢字來(lái)區(qū)分，可分為_(kāi)_____。3．在一個(gè)有四個(gè)過(guò)程段的浮點(diǎn)加法器流水線中，假設(shè)四個(gè)過(guò)程段的時(shí)間分別是T1=60ns﹑T2=50ns﹑T3=90ns﹑T4=80ns。尾數(shù)右移1位，階碼B。B]補(bǔ)，并還原成真值。（2）按下圖時(shí)間軸給出的四個(gè)中斷源的請(qǐng)求時(shí)刻，畫(huà)出CPU執(zhí)行程序的軌跡。（5分）（1）若采用單字長(zhǎng)指令，共能完成105種操作，則指令可直接尋址的范圍是多少？一次間址的尋址范圍是多少？畫(huà)出其指令格式并說(shuō)明各字段的含義。（8分）WRMARR2 R1 ACC MDRPC IR微操作命令形成部件ALU存儲(chǔ)器內(nèi)部總線BusCPU（1）假設(shè)要求在取指周期由ALU完成(PC)+1→PC的操作（即ALU可以對(duì)它的一個(gè)源操作數(shù)完成加1的運(yùn)算）?，F(xiàn)有下列芯片及各種門電路（門電路自定），如圖所示。計(jì)算機(jī)組成原理試題9一、選擇題（共20分，每題1分）1．用戶與計(jì)算機(jī)通信的界面是______。3．水平型微指令的特點(diǎn)是______。5．主機(jī)與設(shè)備傳送數(shù)據(jù)時(shí)，采用______，主機(jī)與設(shè)備是串行工作的。7．所謂三總線結(jié)構(gòu)的計(jì)算機(jī)是指______。A．鏈?zhǔn)讲樵?；B．計(jì)數(shù)器定時(shí)查詢；C．獨(dú)立請(qǐng)求；D．總線式。A．并行方式；B．串行方式；C．串并方式；D．并串方式。A．任何二進(jìn)制整數(shù)都可用十進(jìn)制表示；B．任何二進(jìn)制小數(shù)都可用十進(jìn)制表示；C．任何十進(jìn)制整數(shù)都可用二進(jìn)制表示；D．任何十進(jìn)制小數(shù)都可用二進(jìn)制表示。A．存儲(chǔ)器的容量；B．指令字長(zhǎng)；C．機(jī)器字長(zhǎng)；D．存儲(chǔ)字長(zhǎng)。A．控制器產(chǎn)生的所有控制信號(hào)稱為微指令；B．微程序控制器比硬連線控制器更加靈活；C．微處理器的程序稱為微程序；D．指令就是微指令。A．PC；B．地址寄存器；C．累加器；D．ALU。A．二者都是串行存??；B．磁盤是部分串行存取，磁帶是串行存取；C．磁帶是部分串行存取，磁盤是串行存??；D．二者都是并行存取。4．在Cache－主存的地址映象中，A靈活性強(qiáng)，B成本最高。6萬(wàn)的十進(jìn)制數(shù)，在保證數(shù)的最大精度條件下，除階符、數(shù)符各取1位外，階碼和尾數(shù)各取幾位？按這樣分配，該浮點(diǎn)數(shù)溢出的條件是什么？五、簡(jiǎn)答題（共15分）1．“在計(jì)算機(jī)中，原碼和反碼不能表示1。（5分）六、問(wèn)答題（共20分）1．已知帶返轉(zhuǎn)指令的含義如下圖所示，寫(xiě)出機(jī)器在完成帶返轉(zhuǎn)指令時(shí)，取指階段和執(zhí)行階段所需的全部微操作命令及節(jié)拍安排。┇┇┇┇1005008001011023004004014023．（6分）設(shè)某機(jī)有四個(gè)中斷源A、B、C、D，其硬件排隊(duì)優(yōu)先次序?yàn)锳BCD，現(xiàn)要求將中斷處理次序改為DACB。七、設(shè)計(jì)題（10分）設(shè)CPU共有16根地址線和8根數(shù)據(jù)線，并用MREQ作訪存控制信號(hào)，WR作讀寫(xiě)命令信號(hào)（高電平讀，低電平寫(xiě)）。LDA M300800700400500200600B D A C40 50 60 70 80 90 30 20 5 15 10t(ms)程序?qū)ぶ贩绞紸C內(nèi)容（1）直接尋址（2）立即尋址（3）間接尋址（4）相對(duì)尋址（5）變址尋址（6）基址尋址Ai A0DjRAMOE CE WEG12B G CBA7 Y6 Y 2A G 0 Y