[工學(xué)]第三章組合邏輯電路-文庫吧在線文庫

　　

【正文】 是一種3人表決用的組合電路：只要有 2票或 3票同意，表決就通過。 任何時刻電路的輸出狀態(tài)，僅決定于該時刻電路各個輸入 狀態(tài)，而與該時刻之前的狀態(tài)無關(guān)。 ? 分析方法： （ 1）根據(jù)給定的邏輯圖寫出輸出函數(shù)的邏輯表達(dá)式； （ 2）進(jìn)行化簡，求出輸出函數(shù)的最簡與或表達(dá)式； （ 3）寫真值表； （ 4）綜述其功能； 例 1：試分析如下組合邏輯電路 ABCYamp。用與非門實現(xiàn) 電路的輸出 Y只與輸入 A、 B有關(guān)，而與輸入 C無關(guān)。 ⑴ 寫出邏輯表達(dá)式 1 0 10 0 101 2 1 0 3F A A D A A DA A D A A D????1 0 1 00 0 1 1 2 1 0 3F A A D A A D A A D A A D? ? ? ?⑵ 列出真值表 A1 A0 F 0 0 0 1 1 0 1 1 D0 D1 D2 D3 ⑶ 確定邏輯功能 ? 由表看出， ? A1A0=00時， F=D0； ? A1A0=01時， F=D1； ? A1A0=10時， F=D2； ? A1A0=11時， F=D3。用 1表示成功， 0表示不成功。 送電時線圈通電 。 二進(jìn)制編碼器 3位二進(jìn)制編碼器 編碼：用文字、符號和數(shù)字表示特定對象的過程。≥ 1amp。 ≥ 1 amp。 amp。 amp。邏輯圖 ２、集成 8421 BCD碼譯碼器 74LS42 16 15 1 4 1 3 1 2 11 1 0 974L S 42 1 2 3 4 5 6 7 8VCC A0 A1 A2 A3 Y9 Y8 Y7Y0 Y1 Y2 Y3 Y4 Y5 Y6 G ND 74L S 42 A0 A1 A2 A3Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9A0 A1 A2 A3(a ) 引腳排列圖 (b) 邏輯功能示意圖三 顯示譯碼器 用來驅(qū)動各種顯示器件 ， 從而將用二進(jìn)制代碼表示的數(shù)字 、 文字 、 符號翻譯成人們習(xí)慣的形式直觀地顯示出來的電路 ， 稱為顯示譯碼器 。 amp。 amp。 A i B i C i 1 S i C i ( a ) 邏輯圖 ( c ) 國標(biāo)符號 A i B i C i 1 S i C i A i B i C i 1 S i C i (b) 曾用符號 CI CO ∑ ≥ 1 FA =1 用與門和或門實現(xiàn) 11 ?? ??? iiiiiii CBCABAC1111 ???? ???? iiiiiiiiiiiii CBACBACBACBAS Si Ci 1 1 1 Ai Bi Ci 1 ≥ 1 ≥ 1 amp。為此，合并值為 0的最小項。≥ 1P0G0P1G1P2G2P3G3≥ 1≥ 1=1amp。amp。amp。 A＇ 與 B＇ 是另外兩個低位數(shù)，設(shè)置低位數(shù)比較結(jié)果輸入端，是為了能與其它數(shù)值比較器連接，以便組成更多位數(shù)的數(shù)值比較器； 3個輸出信號 L1(A＞ B)、 L2(A＜ B)、和 L3(A＝B)分別表示本級的比較結(jié)果。 L1( A B ) L2( A B ) L3( A = B )≥ 111amp。 amp。amp。 B 39。 B 39。 B 39。 = B 39。A B A 39。A B A 39。 amp。 amp。 確定數(shù)據(jù)選擇器 確定地址變量 2 1 ABCBACBAL ???????n個地址變量的數(shù)據(jù)選擇器，不需要增加門電路，最多可實現(xiàn) n＋ 1個變量的函數(shù)。 Y1AAY1( a)( b)1 ≥ 1 Y2AAY2( a)( b)干擾信號 01 ?? AAY 12 ??? AAY1. 加封鎖脈沖 在輸入信號產(chǎn)生競爭冒險的時間內(nèi)，引入一個脈沖將可能產(chǎn)生尖峰干擾脈沖的門封鎖住。amp。 3個變量，選用 4選 1數(shù)據(jù)選擇器。 （ 3）一般情況下， Di可以當(dāng)作一個變量處理。 三、消除競爭冒險的方法 3. 接入濾波電容 由于尖峰干擾脈沖的寬度一般都很窄，在可能產(chǎn)生尖峰干擾脈沖的門電路輸出端與地之間接入一個容量為幾十皮法的電容就可吸收掉尖峰干擾脈沖 。 R A G Z 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 列真值表 ① 寫邏輯函數(shù)式 R A GGRAGARAGRGARZ ???????????GAAGAAGAAGAAGAAZ 0101010101 ???????????② 選 2個地址輸入端的 4選 1數(shù)據(jù)選擇器 (74HC153） 當(dāng) S1′=0時，令 A1=R、 A0=A,代入上式得： ③ 對照 74HC153輸出表達(dá)式，求 Di 可得： D10＝ G′ D11＝ G D12=G D13=1 113011202210110011 ])()()()[( SDAADAADAADAAY ?????????④ 畫連線圖 組合電路中的競爭冒險 一、競爭冒險的概念 在組合電路中，當(dāng)輸入信號的狀態(tài)改變時，輸出端可能會出現(xiàn)不正常的干擾信號，使電路產(chǎn)生錯誤的輸出，這種現(xiàn)象稱為競爭冒險。 輸出邏輯函數(shù)式為 ????????????????????????????A B CCBCBAZCBABAZCBABCZCBABCACAZ4321當(dāng) S1=1, S2′=S3′=0時 ,令 A2=A, A1=B, A0=C ,則 ?????????????????????????????????????????????????????)()()()(74207420473273237317312654365431mmmmmmmmZmmmmmmZmmmmmmZmmmmmmmmZ畫電路圖 例 2 用數(shù)據(jù)選擇器設(shè)計組合邏輯電路 步驟： 的最小項表達(dá)式。 集成 8選 1數(shù)據(jù)選擇器 74LS151 16 15 1 4 1 3 1 2 11 1 0 974 L S 15 1 1 2 3 4 5 6 7 8VC C D4 D5 D6 D7 A0 A1 A2D3 D2 D1 D0 Y Y S G ND???????70012701210120iii mDAAADAAADAAADY ????????70012701210120iii mDAAADAAADAAADY ?S ＝ 0 時選擇器被禁止，無論地址碼是什么， Y總是等于 0 S=1時： 輸 入 輸 出D A2 A1 A0 S Y Y 1D0 0 0 0 0D1 0 0 1 0D2 0 1 0 0D3 0 1 1 0D4 1 0 0 0D5 1 0 1 0D6 1 1 0 0D7 1 1 1 00 1D0 0DD1 1DD2 2DD3 3DD4 4DD5 5DD6 6DD7 7D74LS151的真值表 Y Y74L S 151 (2)D7 … D0 A2A1A0 E N Y Y74L S 151 (1)D7 … D0 A2A1A0 E N1≥ 1D15 … D8D7 … D0A3A2A1A0S2S1Y2Y1YY2Y1數(shù)據(jù)選擇器的擴(kuò)展 A 3 ＝ 0 時， 1S ＝ 0 、 2S ＝ 1 ，片 (2 ) 禁止、片 ( 1 ) 工作A 3 ＝ 1 時， 1S ＝ 1 、 2S ＝ 0 ，片 ( 1 ) 禁止、片 ( 2 ) 工作? 用數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù) ? 典型組合電路 (五） 數(shù)據(jù)分配器 ? 組合電路競爭冒險 內(nèi)容： 數(shù)據(jù)分配器 ? 能夠?qū)?1個輸入數(shù)據(jù)，根據(jù)需要傳送到 m個輸出端中的任 何一個輸出端的電路。CMOS電路 ：各級的級聯(lián)輸入端 A＇ B＇ 必須預(yù)先預(yù)置為0 ，最低 4位的級聯(lián)輸入端 A＇ B＇ 和 A＇ =B＇ 必須預(yù)先預(yù)置為 0、 1。A= B A 39。A B A 39。 B 39。 = B 39。 B 39。 B 39。amp。amp。 A 39。 B 39。超前進(jìn)位發(fā)生器 1 6 15 1 4 1 3 1 2 1 1 1 0 974 L S 28 3 1 2 3 4 5 6 7 8VCC B2 A2 S2 B3 A3 S3 C3TTL 加法器 74 L S 28 3 引腳圖 1 6 15 1 4 1 3 1 2 1 1 1 0 94008 1 2 3 4 5 6 7 8VDDB3C3 S3 S2 S1 S0 C0 1C M O S 加法器 4008 引腳圖A3 B2 A2 B1 A1 B0 A0 VSSS 1 B 1 A 1 S 0 B 0 A 0 C 0 1 G N D集成二進(jìn)制4位超前進(jìn)位加法器 數(shù)值比較器 用來完成兩個二進(jìn)制數(shù)的大小比較的邏輯電路稱為數(shù)值比較器，簡稱比較器。=1amp。 （ 1)、串行進(jìn)位加法