計算機組成原理課程設計說明書(完整版)

　　

【正文】 C AA=Y。039。039。 ZF=39。 ZF=39。039。 ALUOUT=TEMP(7 DOWNTO 0)。039。ENTITY ALU ISPORT( X: IN STD_LOGIC_VECTOR(7 DOWNTO 0)。T4SE2=I13A0對應的異步置“1”控制信號SE6～SE1的邏輯表達式為： SE6= ZF具體電路根據微程序控制器的邏輯結構框圖、微指令格式和微指令代碼來設計）。（7） 設計模型機的所有單元電路，并用VHDL語言（也可使用GDF文件圖形描述文件）對模型機中的各個部件進行編程，并使之成為一個統一的整體，即形成頂層電路或頂層文件； （8） 由給出的題目和設計的指令系統編寫相應的匯編語言源程序；（9） 根據設計的指令格式，將匯編語言源程序手工轉換成機器語言源程序，并將其設計到模型機中的ROM中去；（10） 使用EDA軟件進行功能仿真，要保證其結果滿足題目的要求；（其中要利用EDA軟件提供的波形編輯器，選擇合適的輸入輸出信號及中間信號進行調試。P(3)P(1) Y: IN STD_LOGIC_VECTOR(7 DOWNTO 0)。 AND S1=39。 SF=TEMP(7)。 AND S1=39。039。039。) THEN INC AA=Y。 END IF。 TEMP=AA1。 ELSIF(S2=39。 SF=TEMP(7)。 AND S1=39。139。 AND S0=39。 AND S0=39。039。算術邏輯單元ALU電路圖如圖 2所示： 圖 2l 4選1數據選擇器MUX4VHDL源程序LIBRARY IEEE。 AND I10=39。 ELSIF(I11=39。END A。BEGIN SEL=SW_Bamp。 ELSIF(SEL=11101)THEN W=ADDR。ENTITY PSW ISPORT( LDPSW : IN STD_LOGIC。 FS=SI。 FZ,FS,T4,P1,P2,P3:IN STD_LOGIC。 SE1=NOT (I12 AND P1 AND T4)。ENTITY MCOMMAND ISPORT( T2,T3,T4:IN STD_LOGIC。139。 LDPSW=DATAOUT(15) AND T4。 RD_D=NOT(NOT DATAOUT(7) AND (T2 OR T3))。 END PROCESS。 D:IN STD_LOGIC。 ELSIF(SE=39。 END IF。END F1。216。 O:OUT STD_LOGIC_VECTOR(20 DOWNTO 0) )。 WHEN 000101 = DATAOUT=100011101001111111000000000。 WHEN 001101 = DATAOUT=100011110001111111000000000。 UA(5 DOWNTO 0)=DATAOUT(5 DOWNTO 0)。USE 。039。039。039。039。039。END A。END PC。)THENIF(LOAD=39。END A。 DOUT:OUT STD_LOGIC_VECTOR(7 DOWNTO 0))。039。USE 。 ELSE FENOUT=DBUS。ENTITY COUNTER IS PORT( CLK,CLR:IN STD_LOGIC。 T3=39。)THEN X=X+1。③ 當前執行的是指令LAD (R1)，R3；R1此時為14，則將14H的地址中的內容傳給R3，R3從00變成FF。（2） 將死循環的問題解決后，發現結果得出來是05，結果正確，OP也是按照自身編寫的機器指令順序完成的，R3，R2，R1，R0均顯示正常，但是，MEN中的之卻一直是000000000000000000000000000000000…，這說明RAM一直沒有存進數據，按照匯編程序分析，在進行STOI R0，(R1)及STO R0，10H的時候，結果MEN應該是存入FFFFFFFFFF05了的，但是現在并沒有存入，說明RAM的存數出了問題，我發現，我將原本為PROCESS(CS_D)以及IF(CS_D39。難道是我ALU中的AND運算出了問題，我又核查了ALU中的代碼，發現代碼沒有出錯。在編寫指令代碼，機器代碼的時候會知道0101真的很煩心，但是，只要夠細心，重復檢查，就會發現正確的代碼編寫對之后的仿真有多么重要。在你遇到問題解決不出來，抓耳撓腮的時候，要學會如何謙虛地向他人請教。那到底是什么原因？我又回過頭來核查我的微指令流程圖，驚奇地發現，原來之前在進行JNS指令設計的時候，錯將為負判斷后跳轉的后繼微地址寫成10H，按照地址轉移邏輯的計算應該為20H。039。⑤ 當前執行指令IMUL R3，R3；當前R3的內容為FF，自身相乘變為01，所以R3從FF變成01。 T3= X(1)AND (NOT X(0))。 T4=39。END COUNTER。 END PROCESS。 DBUS:IN STD_LOGIC_VECTOR(7 DOWNTO 0)。 ELSE DOUT=MEM(CONV_INTEGER(ADDR(4 DOWNTO 0)))。ARCHITECTURE A OF RAM ISTYPE MEMORY IS ARRAY(0 TO 31) OF STD_LOGIC_VECTOR(7 DOWNTO 0)。USE 。)THENQOUT=D。BEGINPROCESS(LDPC,CLR,LOAD) BEGINIF(CLR=39。USE 。039。039。039。039。039。 ADDR:IN STD_LOGIC_VECTOR(7 DOWNTO 0)。 END PROCESS。 WHEN 001111 = DATAOUT=100010100011110011000000000。 WHEN 000111 = DATAOUT=100000100011111111010000000。ARCHITECTURE A OF CONTROM ISSIGNAL DATAOUT: STD_LOGIC_VECTOR(26 DOWNTO 0)。 控制存儲器CONROMVHDL源程序：LIBRARY IEEE。 D(4)=UA4。END A。)THEN UA=39。 UA:OUT STD_LOGIC )。216。 RAM_B=DATAOUT(5)。 S2=DATAOUT(13)。 END IF。 LOAD,LDPC,LDAR,LDIR,LDRI,LDPSW,RS_B,S2,S1,S0:OUT STD_LOGIC。216。END ADDR。 END PROCESS。 FZ,FS: OUT STD_LOGIC )。 ELSE NULL。RAM_Bamp。 USE 。 AND I10=39。) THEN X=R0。ENTITY MUX4_1 ISPORT( R0,R1,R2,R3:IN STD_LOGIC_VECTOR(7 DOWNTO 0)。 ELSE ALUOUT=00000000 。) THEN IMUL TEMP=Y *Y。) THEN RdBUS ALUOUT=Y。039。 AND S0=39。139。 AND S1=39。 SF=TEMP(7)。039。 ALUOUT=TEMP(7 DOWNTO 0)。 ELSIF(S2=39。039。 AND S0=39。139。 AND S0=39。 ALUOUT: OUT STD_LOGIC_VECTOR(7 DOWNTO 0) 。P(1)P(2)2 系統總體設計 CISC模型機數據通路框圖的設計 操作控制器的邏輯框圖的設計 模型機的指令系統和所有指令的指令格式的設計1) I/O指令輸入指令（IN1）格式：15 14 13 1211 109 87 6 5 4 3 2 1 0操作碼 Rd輸出指令（OUT1）格式：15 14 13 1211 109 87 6 5 4 3 2 1 0操作碼Rs2) 轉移指令非零條件轉移指令（JNZ）格式：15 14 13 1211 109 87 6 5 4 3 2 1 0操作碼 地址a