正文內容

基于vhdl語言編寫的數字鐘(完整版)

2026-02-24 13:05上一頁面

下一頁面

　　

【正文】 IF RST = 39。時計時LIBRARY IEEE。139。 if EN3=39。end if。 IF c0 = 9 THEN c1 = c1 + 1。) 。 BEGIN PROCESS(CLK,RST,EN3,EN4) BEGIN clk=clk0。 USE 。 else q0=(OTHERS =39。 then q1=c1。039。 end if。EVENT AND CLK=39。139。 USE 。通過參考EDA課程設計指導書，有以下方案：1. 作為頂層文件有輸入端口：時鐘信號，清零按鍵；輸出端口有：用于接數碼管的八段碼輸出口，掃描用于顯示的六個數碼管的輸出口。1]筆者詳細介紹在QUARTUS II軟件環境下開發基于VHDL語言數字鐘的設計。設計內容選用合適的可編程邏輯器件及外圍電子元器件，設計一個數字電子鐘，利用EDA軟件（QUARTUS Ⅱ）進行編譯及仿真，設計輸入可采用VHDL硬件描述語言輸入法和原理圖輸入法，并下載到EDA實驗開發系統，連接外圍電路，完成實際測試。2. 底層文件分為：分秒計數模塊計數為60計數，時計數模塊為24計數。 ENTITY second IS PORT (CLK,RST,EN1,EN2 : IN STD_LOGIC。 THEN c1 = (OTHERS =39。139。 END IF。)。 else q1=(OTHERS =39。Z39。 ENTITY minutel IS PORT (CLK0,RST,EN3,EN4 : IN STD_LOGIC。 IF RST = 39。 ELSIF CLK39。 END IF。 if (c1=6 and c0=0) then c0 = (OTHERS =39。139。 then q0=c0。 USE 。139。EVENT AND CLK0=39。 end if。 END IF。 if EN6=39。 END behav。Q4 : out std_logic。139。 when 011=y=001000。Q3=y(2)。ENTITY DECODER IS PORT(INP:IN STD_LOGIC_VECTOR(3 DOWNTO 0)。END DECODER。Q5=y(4)。 when 101=y=100000。 if(cq101)then cq=cq+1

點擊復制文檔內容

規章制度相關推薦

基于vhdl語言編寫的數字鐘(完整版)

基于51單片機的數字鐘設計畢業設計論文-資料下載頁

基于at89c52單片機和led的數字鐘-資料下載頁

基于單片機的數字鐘設計與實現畢業論文-資料下載頁

基于51單片機的數字鐘設計-畢業設計論文-資料下載頁

基于多功能數字鐘單片機畢業論文-資料下載頁

基于89c51單片機數字鐘設計-資料下載頁

基于單片機的多功能數字鐘的設計畢業設計-資料下載頁

基于紅外的數字鐘和溫度計的設計畢業論文-資料下載頁

基于xilinx_ise的多功能數字鐘實驗報告-資料下載頁

課程設計論文-基于vhdl數字電子鐘的設計與實現-資料下載頁

基于vhdl語言的八路數字搶答器系統的設計-資料下載頁

數字邏輯課程設計-數字鐘-資料下載頁

基于vhdl語言編寫的數字鐘-文庫吧資料

基于vhdl語言編寫的數字鐘-展示頁

基于vhdl語言編寫的數字鐘-在線瀏覽

基于vhdl語言編寫的數字鐘-閱讀頁

基于vhdl語言編寫的數字鐘(文件)