基于fpga的語音數字時鐘系統(完整版)

　　

【正文】 0 when others。 end art。 count_a_end=39。 else counter_k=Counter_k+1。 Count_key:process(Enable_count_k,clk) begin if (Enable_count_k=39。139。139。139。139。 else next_state=s1。139。 Show_new_time=39。 Show_a=39。 case curr_state is when s0= if(Key=39。 show_a=39。 elsif rising_edge(clk)then curr_state=next_state。jian pan signal enable_count_k:std_logic。 Load_new_a,Load_new_c,Show_new_time,Show_a:out std_logic)。 type t_display is array(3 downto 0) of Std_logic_vector(6 downto 0)。 (4) 設置新的鬧鐘時間：用戶用數字鍵 0~9 輸入新的鬧鐘時間，然后按下 ALARM 健確認。 (5) 顯示所設置的鬧鐘時間：在正常記時顯示狀態下，用戶直接按下ALARM 健，則顯示器上顯示已經設置好的鬧鐘時間。 type seg7 is array(0 to 7) of Std_logic_vector(6 downto 0)。 end Alarm_controller。jian pan chao shi yun xu signal count_k_end:std_logic。 end if。039。139。139。139。)then next_state=s3。 Show_new_time=39。)then next_state=s2。)then next_state=s3。)then next_state=s4。 end if。039。 end if。039。 二．鬧鐘系統譯碼器設計 ：每次按下鬧鐘系統的數字鍵盤后產生一個數字所對應的10 位二進制數據信號轉換為 1 位十進制整數信號，作為小時，分鐘計 數的 4 個數字之一。 end art。 end key_buffer。 end if。 ENTITY Alarm_reg is port(clk,reset:in std_logic。 else if rising_edge(clk)then if load_new_a=39。 end process。 ENTITY Alarm_counter is port(load_new_c:in std_logic。139。 else c_t(1):=0。 end if。 end art。 current_time:in t_clock_time。 begin process(new_time,alarm_time,current_time,show_new_time,show_a) begin sound_loop:for i in alarm_time39。139。 else assert false report uncertain display_driver control! severity waring。 Fq_divider library IEEE。 begin if(reset=39。 elsif (t(divide_period1))then clk_out=39。 八．鬧鐘的整體組裝 計思路：前面已經把鬧鐘的各個模塊分別進行了編譯封裝，現在開始整體組裝。 use 。 end ponent decoder。 u5:alarm_reg port map(s6,s1,clk,reset,s7)。 u7:fq_divider port map(clk,reset,s5)。 signal s1,s2,s3,s4,s5:std_logic。 key_down,alarm_botton,time_botton,clk,reset:in std_logic。分頻器接時間寄存器，用來計數。 t:=t+1。)then t:=0。 use 。 end process。 elsif show_a=39。139。 show_new_time:in std_logic。若 show_a 也為低電平，根據 current_time 端口的輸入信號，對 display端口驅動。 end if。 else c_t(2):=0。 elsif load_new_c=39。 new_current_time:in t_clock_time。 五． 時間計數器 的設計 ： 時間計數器在時鐘上升沿同步下，根據 load_new_c 端口的輸入控制信號控制 current_time口的輸出，當控制信號為高電平時，把 new_current_time端口的值賦給 current_time進行輸出。then al