基于單片機的波形記錄器_畢業設計論文(完整版)

　　

【正文】 +51 2A74L S 04GNDR S T 圖 單片機復位電路 復位電路的抗干擾設計：單片機復位端口的干擾主要來自電源和按鈕傳輸線串入的噪聲。 圖 單片機晶振電路 單片機復位電路的設計 任何微機都是通過可靠復位之后才可有序執行應用程序。 鍵盤與單片機的接口電路的設計 鍵盤與單片機的接口電路如圖 所示： 其 3 個輸出口 (P1 P1 P13)作為矩陣鍵盤的列線，每根線上都加一個上拉電阻， 用于減小干擾，再由 P1 P1 P17作為行線，整個鍵盤共設 9 個鍵 。顯示電路的具體電路如圖 。具體是把輸入信號分為兩路，一路直接送到 ADC0809作采樣輸入信號；另一路則送到同步觸發電路，使其產生并輸出一個觸發脈沖，微處理器把該脈沖作為啟動 ADC0809開始采樣的起始同步信號，從而保證了采樣所得的數據適時有效。第二個時鐘脈沖將對次高位置 1，于是逐次逼近寄存器變為 11000000， D/A 變換器輸出值為的 192/255，若 VoVi，比較器輸出低電平，控制電路將使次高位清 0；若 VoVi，次高位的 1就會保留下來。 東華理工大學畢業設計 （ 論文 ） 第三章 系統的硬件設計 5 第 3 章 系統的硬件設計 根據上章的分析，系統硬件的主要功能是：對模擬信號進行采樣；將獲得的數字數據存儲；利用存儲器中儲存的數據重建信號波形，用示波器觀察。 通過初步的分析與思考，將本系統配合通用示 波器，需實現如下功能： ： 將通用示波器難以觀察的單次變化的信號轉換為周期性的重復信號，實現對單次變化的信號進行連續的觀察；并且，系統中的 RAM需設有掉電保護措施，系統即使經關機斷電后還能隨時再現原來的波形信號，達到了采樣存儲示波器的記憶功能效果。系統的結構功能圖如圖 所示。 東華理工大學畢業設計 （ 論文 ） 緒 論 2 課題的意義 波形的記錄和分析是許多實際工作的基礎： 1. 波形記錄儀器是生產、科研和工程調試等工作必備的工具。 目前，國內的高性能的波形記錄器的研究主要在信息數據采集及處理和數模信號的轉換電路方面。 Waveform recording。波形的記錄也方便我們后期對 圖形 的 分析 和 運算，頻譜 的 分析，曲線相關性分析等操作。 設計中采用自頂向下的方法，系統共有四個功能模塊：輸入電路、鍵盤和顯示電 路、控制 和存儲 電路 以及 輸出電路 。而波形記錄儀廣泛用于工業監測、地質勘測等方面。 目前，市場上的波形記錄器大多采用 CPLD、 FPGA 等可編程器件作為核心部件實現高速數字存儲，同時外帶友好的人機交互界面，采用 LCD 顯示，但隨之而來的是成本的快速 上升，市場價格昂貴，不適合廣泛運用。設計中采用自頂向下的方法，先確定系統的設計方案，再將系統劃分為幾個模塊設計。在中斷處理中保存采樣數據。軟件的設計也按模塊劃分為： 主程序設計和鍵盤掃描子程序的設計、 A/D 轉換子程序的設計、 D/A 轉換子程序的設計、 LED 顯示子程序的設計、數據存儲 子程序和延時子程序的設計。逐次逼近式 A/D 轉換器其原理電路如圖 。 東華理工大學畢業設計 （ 論文 ） 第三章 系統的硬件設計 6 圖 逐次逼近式 A/D 轉換器工作原理圖 緩沖器的選擇 緩沖器主要用于提升本系統的輸入阻抗，選用運算放大的同相輸入電壓跟隨電路，同時考慮到信號帶寬的要求，選用寬帶低噪聲器 LF356（單位增益帶寬為5MHZ），采用此電路滿足信號帶寬的要求，同時將輸入阻抗提升到 1000MΩ以上。 東華理工大學畢業設計 （ 論文 ） 第三章 系統的硬件設計 7 1 2 3 4 5 6ABCD654321DCBAT i t l eN um be r R e vi s i onS i z eBD a t e : 6 J un 20xx S he e t of F i l e : C : \ D oc um e nt s a nd S e t t i ngs \ us e r \桌面 \記錄器 \原理圖 \波形記錄器設計原理圖 .ddbD r a w n B y :872U 1AL F 356872U 2AL F 356D1D2R110k R210k R4RWR3 I nputR5+ 12GNDP 10 圖 同步觸發電路 程控基準電源設計 程控基準電源主要是為 ADC0809 提供可變的參考電壓，以適用不同幅度的輸入信號，擴大信號的輸入范圍，采用此方法可降低系統對前端電路的要求，電路如圖 所示。要使每次按鍵只作一次響應，就必須考慮如何去除抖動，常用的去抖動的方法有兩種：軟件方法和硬件方法。本系統中需要并行輸入 /輸出口較多， AT89C51 有 4 個八位的并行 I/O 口，通過數據地址線的分時復用，可以滿足系統的要求； AT89C51 單片機帶 4KB片內 ROM，可存儲 4KB 的程序，而本系統的程序初步估計為一千個字節左右，因此程序存儲器可滿足系統要求，并留有相當大的剩余空間；方案中設計的顯示電路采用串行口方式連接，而 AT89C51 有一個全雙工串行口；另外設計中還用到了兩個中斷，而 AT89C51 有 6 個中斷源，兩個中斷優先級的中斷結構， 所 以采用 AT89C51 單片機能滿足設計的要求。如圖 為單片機復位電路，本系統單片機的晶振為 6MHz，實踐證明，只要 RESET 引腳的脈沖保持 10ms 以上的高電平，就能使單片機復位。電路中放電二極管 D不可缺少，當電源斷電后，電容通過二極管 D 迅速放電，待電源恢復時可實現可靠的上電復位。 2 數據存儲器 62256 的掉電保護 當 系統中的 數據存儲器 設有掉電保護措施時，系統即使經關機斷電后還能隨時再現原來的波形信號，這樣系統就具有記憶的功能。高 5 位由 P2口輸出，高 2 位和低 8 位由 P0輸出。 除同 62256 相接的 P2口地址線外，其余高位地址線共同通過一個譯碼器產生一個 CS1的片選信號（這種譯碼連接方式稱為全地址譯碼連接）。 本電路中除基本的連接外還在總線上安裝了上拉電阻，上拉電阻的安裝可以提高總線信號傳輸的可靠性，另外還可以提高信號的高電平，也就提高了噪聲容限，這樣就提高了抗干擾的能力。 DAC0832 是一款常用的數摸轉換器，它的輸入數字量為 8位邏輯電平能與 TTL 兼容，參考電壓的工作范圍為 +10V～ 10V，具有直通 工作方式 、 單緩沖工作方式 、 雙緩沖工作方式三種工作方式。 東華理工大學畢業設計 （ 論文 ） 第三章 系統的硬件設計 14 圖 DAC0832 的內部結構圖 雙極性輸出電路的設計 DAC0832 是電流型器件， 直接輸出的是電流信 號，為 能引至示波器，需 轉換成電壓輸出。而該系統需要 +5V， +12V， 12V三種直流電源， 設計的電路 如圖 。軟件部分包括主程序設計和鍵盤掃描子程序的設計、 A/D 轉換子程序的設計、 D/A 轉換子程序的設計、 LED 顯示子程序的設計、數據存儲子程序和延時子程序的設計 。主程序流程圖如圖 所示，具體程序見程序詳單。 D/A 轉換子程序的流程圖 D/A 轉換子程序是波形重構的組成，主要的任務是完成輸出數據區的選擇，啟動 D/A 轉換。 (2) 軟件陷阱 當彈飛的程序落到非程序區（如 ROM 中未使用的空閑和程序中的數據表格區）時，就形成了死循環 ，解決的辦法就是用一條引導指令強行將捕獲的程序轉到一個指定的地址，為了加強捕獲的效果，一般還在其前面加兩條NOP 指令。當然，如果將系統升級，配備其他的控制 器，增加良好的人機交換界面，可在實際應用中無處不在。 在硬件的設計中，輸入信號的 調理結合了 A/D 轉換器的特點，通過改變參考電壓來改變輸入信號電壓的范圍，簡化了前端處理電路。在本設計中， DAC0832 采用的是雙緩沖方式，其實現 D/A 轉換的程序如下： MOV DPTR， DATA； DAC0832 的地址 MOV A， DATA； 數據地址 MOVX DPTR， A； 輸出到 DAC0832 D/A 轉換 子程序流程圖見圖 ，其程序見程序詳單。 東華理工大學畢業設計 （ 論文 ） 第四章 系統的軟件設計 18 結 束開 　 　 始串 行 口 初 始 化調 用 顯 示 子 程 序顯 示 零外 部 中 斷Ｉ Ｎ Ｔ ０ 、 Ｉ Ｎ Ｔ １的 觸 發 方 式 機 選 擇數 據 緩 沖 區 的 初 始 化是 否 為 九 鍵調 用 Ｄ ／ Ａ 轉換 子 程 序調 用 Ａ ／ Ｄ 轉換 子 程 序Ｎ　 　 Ｙ按 鍵 是否 按 下Y Ｎ 圖 主程序流程圖 東華理工大學畢業設計 （ 論文 ） 第四章 系統的軟件設計 19 開 始關 中 斷 Ｉ Ｎ Ｔ ０鍵 盤 掃 描 第 一 行是 第 一 列　 按 鍵 ？是 第 二 列　 按 鍵 ？保 存 按 鍵列 序 號 零保 存 按 鍵列 序 號 一保 存 按 鍵列 序 號 二保 存 行序 號保 存 鍵 值 ： 行 序 號 加 列 序 號是 否 全部 掃 完是 第 三 列　 按 鍵 ？顯 示 鍵 值返 回ＮＹＮＹＮ　 　 Ｙ　 Ｙ掃 描下 一 行清 除 中 斷標 志開 中 斷Ｎ 圖 鍵盤掃描中斷子程序其流程圖東華理工大學畢業設計 （ 論文 ） 第四章 系統的軟件設計 20 A/D 轉換子程序的設計 A/D 轉換子程序是系統功能實現的一個重要的組成，其主要功能是：選擇相應的參考電壓、轉換通道和存儲區，然后啟動 A/D 轉換，并判斷采樣次數是否完成。本系統中主要芯片有 ADC080 DAC083靜態 RAM6225以及地址鎖存器 74LS37 74LS175 等芯片，根據硬件的設計，其地址分配表如表 所示。整流可通過四個二極管進行全波整流，也可以利用集成整流堆來進行（同原理）。按照本設計要求，輸出方式采用雙極性輸出，其隨著輸入的數碼不同，輸出電壓可正可負。 DAC0832 的內部包括兩個 8 位寄存器、 1 個 8 位轉換器和相應輔助電路： 8位輸入寄存器為第一級鎖存器，它的鎖存信號為 ILE。上拉電阻一般取 2～ 10KΩ，本系統采用 8個 10KΩ的電阻。 CS2可直接接高電平（ 5V）。在對外部存儲器進行讀 /寫操作時，地址要求保持不變，這 就需要適當的寄存器存放地址，這個外接的寄存器就稱為地址鎖存器。然而在單片機在上電及斷電過程中，總線狀態的不確定性，往往使 RAM中某些數據變化，即數據受到了沖失。 數據存儲器的選擇與掉電保護電路的設計 1 數據存儲器的選擇 數據存儲器用來存儲程序運行期間的工作變量和數據，又被稱為隨機存儲器RAM。 t== 103 22 106=13ms，則電路設計滿足復位要求。電路如圖 E A / V P31X119X218R E S E T9RD17WR16I N T 012I N T 113T014T115P 101P 112P 123P 134P 145P 156P 167P 178P 0039P 0138P 0237P 0336P 0435P 0534P 0633P 0732P 2021P 2122P 2223P 2324P 2425P 2526P 2627P 2728P S E N29A L E / P30T X D11R X D10V C C40GND20A T 8 9 C 5 1東華理工大學畢業設計 （ 論文 ） 第三章 系統的硬件設計 10 所示。這樣就避開了按鍵按下時的抖動時間，而在檢測到按鍵釋