正文內(nèi)容

l門電路ppt課件(更新版)

2026-02-26 04:22上一頁面

下一頁面

　　

【正文】 0輸入 1輸入 vo vi 17 下頁上頁 74系列門電路的標(biāo)準(zhǔn)參數(shù)為 O H ( m in ) O L ( m a x )2 .4 V , 0 .4 VVV ??可得 N H N L0 .4 V , 0 .4 VVV??返回 I H ( m in ) I L ( m a x )2 .0 V , 0 .8 VVV ??18 下頁上頁輸入低電平電流為： 11C C B E 1 I LIL mAV v VI R??? ? ? ?三、 TTL反相器的靜態(tài)輸入、輸出特性當(dāng) 5 , C I I LVVV v V? ? ?時當(dāng) IH VvV??時 T1處于倒置狀態(tài) 40IH μAI ? 返回 CCV1R4?k1T1D?IvIi2be5beTTL反相器的輸入端等效電路 19 TTL反相器的輸入特性曲線 0 vI/V iI/mA 40 μA?TTL反相器的輸入特性下頁上頁返回 CCV1R4?k1T1D?IvIi2be5beTTL反相器的輸入端等效電路 20 拉電流負(fù)載受功耗的限制， 74系列規(guī)定 iL不能超過。 OH IH P IH( m in )V I R V??解： vo1=VOH ， vI2≥VIH(min)時 3 35 4 10PkR ??? ? ? ??O H I H ( m i n )PIHVVRI??返回例 1G 2G1Ov 2IvRp 25 下頁上頁 0. 8 0. 2 4 0. 695 0. 7 0. 8?? ? ? ? ???P kkR1I L ( m a x ) O LPC C B E 1 I L ( m a x )VVRR V v V????vO1=VOL ， Vi2 ≤ VIL(max)時 0 . 6 9P kR ??應(yīng)取 1I L ( m a x ) O LPC C B E 1 I L ( m a x )VVRRV v V?????返回 ILvVOL VCC R1 be2 be5 T1 4kΩ RP 26 下頁上頁四、 TTL反相器的動態(tài)特性返回 1. 傳輸延遲時間在 TTL 電路中，由于二極管和三極管從導(dǎo)通變?yōu)榻刂够驈慕刂棺優(yōu)閷?dǎo)通都需要一定的時間，且有二極管、三極管以及電阻、連接線等的寄生電容存在，所以把理想的矩形電壓信號加到 TTL反相器的輸入端時，輸出電壓的波形不僅要比輸入信號滯后，而且波形的上升沿和下降沿也將變壞。計算系統(tǒng)電源容量時需注意。1T39。工作時需外接負(fù)載電阻和電源返回 CCVLR集電極開路與非門 1R2T2R3RYBACCV5T1TYBA圖形符號 36 下頁上頁 21 YYY ??線與 OC門輸出并聯(lián)的接法及邏輯圖 ( ) ( )A B C D???()AB CD ???返回 CCVLRY1R2T2R3R1YBACCV5T1T1R2T2R3R2YDCCCV5T1TDCBAY2G1GLR39。 G G2為 OC門， IOH = 200μA， ILM = 16mA G G4 和 G5為 74系列， IIL=200mA， IIH= 40μA 要求 OC門輸出的 VOH ≥ ， VOL ≤ 。為了提高電路的開關(guān)速度，減小傳輸延遲時間，電路采取了兩項改進(jìn)措施。有源泄放回路的存在縮短了門電路的傳輸延遲時間。 47 下頁上頁返回 4. 74AS和 74ALS系列 74AS系列是為了進(jìn)一步縮短傳輸延遲時間。下頁上頁

點(diǎn)擊復(fù)制文檔內(nèi)容

教學(xué)課件相關(guān)推薦

l門電路ppt課件(更新版)

門電路與可編程邏輯器-資料下載頁

第三章邏輯門電路-資料下載頁

第20章門電路和組合邏輯電路-資料下載頁

ch2門電路北郵-資料下載頁

[信息與通信]第四講邏輯門電路1-ttl邏輯門電路的原理-資料下載頁

[信息與通信]ch3門電路-資料下載頁

第六節(jié)走進(jìn)門電路-資料下載頁

數(shù)字電路基礎(chǔ)知識與基本邏輯門電路-資料下載頁

電工與電子技術(shù)門電路與組合邏輯電路-資料下載頁

l門電路ppt課件(留存版)

l門電路ppt課件-文庫吧

l門電路ppt課件-wenkub

l門電路ppt課件(已修改)