電氣專業畢業設計外文文獻與中文翻譯(留存版)

　　

【正文】 SP implementation of DVFS and AVS operation, the relevant regulator must support I2C programmability. In the device shut down mode, the circuit through the automatic system must be issued, or to a specific I2C mands to open or close the GPIO signal VDD1 and VDD2 regulators. If the use of GPIO signals, I2C does not exist as a result of the delay, then the wakeup time will be faster. Design engineers in order to reduce the burden of all the abovementioned characteristics of the best features integrated in a single device, thereby significantly reducing the number of ponents (Figure 3). Figure 3 High voltage regulator chip integrates a number of switching regulator with low dropout linear regulator, which can meet the needs of OMAP35x processors voltage domain requirements.中文翻譯：滿足多媒體處理器需求動態電源管理技術有源電源管理片上電源管理技術分為兩大類，管理工作系統功耗與管理待機功耗。部分器件(所謂的“熱”器件)相對于其他器件(所謂的“冷”器件)而言，能以較低的電壓實現給定的頻率，這就是 AVS 發揮作用的原理——處理器感應到自身的性能級別，并相應調整供電電壓。例如，TI 采用 ARM CortexA8 內核的 OMAP35x 單芯片處理器器件就支持器件關閉模式，即器件可自動喚醒的最低功耗模式。案例一：器件關閉模式 — mW。在該配置下，ARM 工作頻率為 500 MHz，DSP 運行頻率為 360 MHz，VDD1 為 ，VDD2 為 。如果采用 GPIO 信號，由于不存在 I2C 延遲，那么喚醒時間會更快些。IVA 解碼 MP3 幀( kHz、128k bps 立體聲)，并將解碼數據發送到 SDRAM 的緩沖中。若是功耗較低的音樂欣賞，則可為 VDD1 與 VDD2 設置最低的 OPP。處理器在喚醒后幾微秒內就能返回正常工作狀態。例如，DVFS 適用于兩個供電電壓 VDD1(DSP 與 ARM 處理器的供電電壓)與 VDD2(子系統與外設互連的供電電壓)，這兩個電壓軌提供了大部分芯片功率(通常在 75% 到 80% 之間)。河南理工大學萬方科技學院本科畢業論文附錄：外文資料與中文翻譯外文資料：Needs of Multimedia Processor Dynamic Power Management TechnologyActive Power Management Onchip power management techniques fall into two broad categories, the management of system power consumption and standby power consumption management. Active Power Management is divided into three areas: dynamic voltage and frequency scaling (DVFS), adaptive voltage scaling (AVS) and dynamic power switching (DPS). Static power management systems need to ensure that the idle processing power needed before a higher power in the state, that is, the use of the socalled static leakage management (SLM) technology, this kind of management is usually dependent on power from standby to several low power consumption patterns. Let39。軟件根據 OPP 需向外部穩壓器發送控制信號才能設置最低電壓。例如，處理器在等待 DMA 傳輸完成過程中會進入低功耗狀態。如果是功耗適中的 web 瀏覽，則可為 VDD1 與 VDD2 設置額定的 OPP。雖然 ARM 工作在 125 MHz 頻率上，但僅設置 DMA 從多媒體卡讀取輸入數據，隨后進入休眠狀態。在器件關閉模式下，電路系統必須能通過自動發出的 I2C 命令或專門的 GPIO 信號打開或關閉 VDD1 與 VDD2 穩壓器。此外，片上攝像子系統還可從外部傳感器捕獲視頻輸入，多通道緩沖串行端口捕獲音頻 PCM 輸入，IVA 執行音頻和視頻編碼，編碼數據存儲在多媒體卡中，而顯示子系統則使視頻循環，并將視頻發送至 LCD 與電視輸出接口。這是 TI OMAP 可自動喚醒的最低功耗模式。除了喚醒域之外，所有電源域均關閉，耗電的只有喚醒域與 I/O 漏電流。專用的片上 AVS 硬件可實施反饋環路，無需處理器干預即可動態優化電壓電平，以滿足進程、溫度以及硅芯片衰減等造成的差異要求(圖 1)。有源電源管理分為三個領域：動態電壓與頻率縮放 (DVFS)、自適應電壓調整 (AVS) 與動態電源切換 (DPS)。靜態功耗管理需要確保閑置的系統在需要更高處理能力之前處于省電狀態，也就是采用所謂的靜態漏電管理 (SLM) 技術，這種管理通常依賴于從待機到斷電的幾種低功耗模式。圖 1給定處理器的典型性能分布。系統時鐘關閉，在此情況下，喚醒域的時鐘被單獨設為 32 kHz。在該模式下，整個器件除了喚醒域之外全部關閉，而喚醒域的工作頻率還不到 32 kHz。實施電源管理為了實現充分的電源管理靈活性，DSP 處理器采用片上電源復位與時鐘管理器 (PRCM)。為了在 ARM 與 DSP 處理器上執行 DVFS 與 AVS操作，相關穩壓器必須支持 I2C 可編程性。案例三：音頻解碼 — 22 mW(不含 DPLL 與 IO 功耗)。如果系統忙于處理播放高分辨率視頻等便攜式播放器任務，那么可在 VDD1 上設置過壓 OPP。相比之下，第三種方法 — 動態功率切換 (DPS) 先確定器件何時可完成當前的計算任務，如果暫時不需要，則讓器件進入低功耗待機狀態(圖 2)。為了適應不同應用，進一步提高優化功率的靈活性，我們還可為處理器中的互連與外設預定義另外一組器件內核 OPP。s take a look at t