片機(jī)課程設(shè)計-波形發(fā)生器-文庫吧

【正文】 （ 3）控制總線 CB：片選信號、復(fù)位信號 RST、寫信號、讀信號。當(dāng)CPU 要對 8255 進(jìn)行讀、寫操作時，必須先向 8255 發(fā)片選信號選中 8255 芯片，然后發(fā)讀信號或?qū)懶盘枌?8255 進(jìn)行讀或?qū)憯?shù)據(jù)的操作。 2）與外設(shè)接口部分 根據(jù)定義， 8255 有 3 個通道 A、 B、 C 與外設(shè)連接，每個通道又有 8 根線與外設(shè)連接，所以 8255 可以用 24 根線與外設(shè)連接，若進(jìn)行開關(guān)量控制，則 8255 可同時控制 24 路開關(guān)。各通道的引腳編號如下： （ 1） A 口：編號為 PA0～ PA7，用于 8255 向外 設(shè)輸入輸出 8 位并行數(shù)據(jù)。 （ 2） B 口：編號為 PB0～ PB7，用于 8255 向外設(shè)輸入輸出 8 位并行數(shù)據(jù)。 （ 3） C 口：編號為 PC0～ PC7，用于 8255 向外設(shè)輸入輸出 8 位并行數(shù)據(jù)，當(dāng) 8255 工作于應(yīng)答 I/O 方式時， C 口用于應(yīng)答信號的通信。 3）控制器 8255 將 3 個通道分為兩組，即 PA0～ PA7 與 PC4～ PC7 組成 A組， PB0～PB7 與 PC0～ PC3 組成 B 組。如圖 所示，相應(yīng)的控制器也分為 A 組控制器與 B 組控制器，各組控制器的作用如下： （ 1） A 組控制器：控制 A 口與上 C 口的輸入與 輸出。 （ 2） B 組控制器：控制 B 口與下 C 口的輸入與輸出。 8255 管腳 常州大學(xué)硬件實習(xí)報告 第 6 頁 共 27 頁 特性 (1)一個并行輸入 /輸出的 LSI 芯片 ,多功能的 I/O 器件 ,可作為 CPU 總線與外圍的接口 . (2)具有 24 個可編程設(shè)置的 I/O 口 ,即 3 組 8 位的 I/O 口為 PA 口 ,PB 口和 PC 口 .它們又可分為兩組 12 位的 I/O 口 ,A 組包括 A 口及 C 口 (高 4位 ,PC4~PC7),B 組包括 B 口及 C 口 (低 4 位 ,PC0~PC3).A 組可設(shè)置為基本的I/O 口 ,閃控 (STROBE)的 I/O 閃控式 ,雙向 I/O3 種模式 。B 組只能設(shè)置為基本I/O 或閃控式 I/O 兩種模式 ,而這些操作模式完全由控制寄存器的控制字決定 . 引腳功能 RESET:復(fù)位輸入線，當(dāng)該輸入端處于高電平時，所有內(nèi)部寄存器（包括控制寄存器）均被清除，所有 I/O 口均被置成輸入方式。 CS:芯片選擇信號線，當(dāng)這個輸入引腳為低電平時 ,即 /CS=0 時 ,表示芯片被選中，允許 8255 與 CPU 進(jìn)行通訊 。/CS=1 時 ,8255 無法與 CPU 做數(shù)據(jù)傳輸 . RD:讀信號線，當(dāng)這個輸入引腳為低跳變沿時 ,即 /RD 產(chǎn)生一個低脈沖且/CS=0 時 ,允許 8255 通過數(shù)據(jù)總線向 CPU 發(fā)送數(shù)據(jù)或狀態(tài)信息，即 CPU 從8255 讀取信息或數(shù)據(jù)。 WR:寫入信號，當(dāng)這個輸入引腳為低跳變沿時 ,即 /WR 產(chǎn)生一個低脈沖且 /CS=0 時 ,允許 CPU 將數(shù)據(jù)或控制字寫入 8255。 D0～ D7:三態(tài)雙向數(shù)據(jù)總線， 8255 與 CPU 數(shù)據(jù)傳送的通道，當(dāng) CPU 執(zhí)行輸入輸出指令時，通過它實現(xiàn) 8 位數(shù)據(jù)的讀 /寫操作，控制字和狀態(tài)信息也通過數(shù)據(jù)總 線傳送。 8255 具有 3 個相互獨立的輸入 /輸出通道端口，用 +5V 單電源供電，能在以下三種方式下工作。 方式 0———— 基本輸入輸出方式；方式 1———— 選通輸入 /出方式；方式 2———— 雙向選通輸入 /輸出方式； PA0～ PA7:端口 A 輸入輸出線，一個 8 位的數(shù)據(jù)輸出鎖存器 /緩沖器， 一個 8 位的數(shù)據(jù)輸入鎖存器。 工作于三種方式中的任何一種； PB0～ PB7:端口 B 輸入輸出線，一個 8 位的 I/O 鎖存器， 一個 8 位的輸入輸出緩沖器。 不能工作于方式二； PC0～ PC7:端口 C輸入輸出線，一個 8 位的數(shù)據(jù)輸出鎖存器 /緩沖器， 一個 8 位的數(shù)據(jù)輸入緩沖器。端口 C 可以通過工作方式設(shè)定而分成 2 個 4 位的端口， 每個 4 位的端口包含一個 4 位的鎖存器，分別與端口 A 和端口 B配合使用，可作為控制信號輸出或狀態(tài)信號輸入端口。 39。不能工作于方式一或二。 A1,A0:地址選擇線 ,用來選擇 8255 的 PA 口 ,PB 口 ,PC 口和控制寄存器 . 當(dāng) A1=0,A0=0 時 ,PA 口被選擇 。 常州大學(xué)硬件實習(xí)報告 第 7 頁 共 27 頁 當(dāng) A1=0,A0=1 時 ,PB 口被選擇 。 當(dāng) A1=1,A0=0 時 ,PC 口被選擇 。 當(dāng) A1==1 時 ,控制寄存器被選擇 . DAC0832 芯片 D0～ D7： 8 位數(shù)據(jù)輸入線， TTL 電平，有效時間應(yīng)大于 90ns(否則鎖存器的數(shù)據(jù)會出錯 )； * ILE：數(shù)據(jù)鎖存允許控制信號輸入線，高電平有效； * CS：片選信號輸入線（選通數(shù)據(jù)鎖存器），低電平有效； * WR1：數(shù)據(jù)鎖存器寫選通輸入線，負(fù)脈沖（脈寬應(yīng)大于 500ns）有效。由 ILE、 CS、 WR1 的邏輯組合產(chǎn)生 LE1，當(dāng) LE1 為高電平時，數(shù)據(jù)鎖存器狀態(tài)隨輸入數(shù)據(jù)線變換， LE1 的負(fù)跳變時將輸入數(shù)據(jù)鎖存； * XFER：數(shù)據(jù)傳 輸控制信號輸入線，低電平有效，負(fù)脈沖（脈寬應(yīng)大于 500ns）有效； * WR2： DAC 寄存器選通輸入線，負(fù)脈沖（脈寬應(yīng)大于 500ns）有效。由 WR XFER 的邏輯組合產(chǎn)生 LE2，當(dāng) LE2 為高電平時， DAC 寄存器的輸出隨寄存器的輸入而變化， LE2 的負(fù)跳變時將數(shù)據(jù)鎖存器的內(nèi)容打入DAC 寄存器并開始 D/A 轉(zhuǎn)換。 * IOUT1：電流輸出端 1，其值隨 DAC 寄存器的內(nèi)容線性變化； * IOUT2：電流輸出端 2，其值與 IOUT1 值之和為一常數(shù)； * Rfb：反饋信號輸入線，改變 Rfb 端外接電阻 值可調(diào)整轉(zhuǎn)換滿量程精度； * Vcc：電源輸入端， Vcc 的范圍為 +5V～ +15V； * VREF：基準(zhǔn)電壓輸入線， VREF 的范圍為 10V～ +10V； * AGND：模擬信號地 DGND：數(shù)字信號地 輸 入鎖 存 器D A C寄 存 器D / A轉(zhuǎn) 換 器D I 7 ～ D I 0I L EC SW R 1W R 2X F E RV R E FI O U T 2I O U T 1R f bA G N DV C Camp。amp。amp。L E 1 L E 2常州大學(xué)硬件實習(xí)報告 第 8 頁 共 27 頁 ADC0809 芯片 ADC0809 是美國國家半導(dǎo)體公司生產(chǎn)的 CMOS 工藝 8 通道， 8 位逐次逼近式 A/D 模數(shù)轉(zhuǎn)換器。其內(nèi)部有一個 8 通道多路開關(guān)，它可以根據(jù)地址碼鎖存譯碼后的信號，只選通 8 路模擬輸入信號中的一個進(jìn)行 A/D 轉(zhuǎn)換。是目前國內(nèi)應(yīng)用最廣泛的 8 位通 用 A/D 芯片 1．主要特性 1） 8 路輸入通道， 8 位 A/D 轉(zhuǎn)換器，即分辨率為 8 位。 2）具有轉(zhuǎn)換起?？刂贫?。 3）轉(zhuǎn)換時間為 100μs(時鐘為 640kHz 時 )， 130μs（時鐘為 500kHz 時） 4）單個 +5V 電源供電 5）模擬輸入電壓范圍 0～ +5V，不需零點和滿刻度校準(zhǔn)。 6）工作溫度范圍為 40～ +85 攝氏度 7）低功耗，約 15mW。 2．內(nèi)部結(jié)構(gòu) ADC0809 是 CMOS 單片型逐次逼近式 A/D轉(zhuǎn)換器，內(nèi)部結(jié)構(gòu)如圖所示，它由 8 路模擬開關(guān)、地址鎖存與譯碼器、 比較器、 8 位開關(guān)樹型 A/D 轉(zhuǎn)換器、逐次逼近寄存器、邏輯控制和定時電路組成。 3．外部特性（引腳功能） ADC0809 芯片有 28 條引腳，采用雙列直插式封裝，如圖所示。下面說明各引腳功能。 IN0～ IN7： 8 路模擬量輸入端。 21～ 28： 8 位數(shù)字量輸出端。 ADDA、 ADDB、 ADDC： 3 位地址輸入線，用于選通 8 路模擬輸入中的一路 I N 7三態(tài)輸出鎖存器8 路模 擬開 關(guān)地 址 鎖存 與譯 碼8 位A / D轉(zhuǎn) 換器I N 0CBAA L E3D 7D 0D 3D 5D 1D 2D 4D 6O EE O CV R ( + ) V R ( )S T A R T C L K1234567891 01 11 21 31 42 82 72 62 52 42 32 22 12 01 91 81 71 61 5I N 3I N 4I N 5I N 6I N 7S T A R TE O CD 3O EC L KV C CV R ( + )G N DD 1I N 2I N 1I N 0ABCA L ED 7D 6D 5D 4D 0V R ( )D 2ADC0809常州大學(xué)硬件實習(xí)報告 第 9 頁 共 27 頁 ALE：地址鎖存允許信號，輸入，高電平有效。 START： A/D 轉(zhuǎn)換啟動脈沖輸入端，輸入一個正脈沖（至少 100ns 寬）使其啟動（脈沖上升沿使 0809 復(fù)位，下降沿啟動 A/D 轉(zhuǎn)換）。 EOC： A/D 轉(zhuǎn)換結(jié)束信號，輸出，當(dāng) A/D 轉(zhuǎn)換結(jié)束時，此端輸出一個高電平（轉(zhuǎn)換期間一直為低電平）。 OE：數(shù)據(jù)輸出允許信號，輸入，高電平有效。當(dāng) A/D 轉(zhuǎn)換結(jié)束時，此端輸入一個高電平，才能打開輸出三態(tài)門，輸出數(shù)字量。 CLK：時鐘脈沖輸入端。要求時鐘頻率不高于 640KHZ。 REF（ +）、 REF（ ）：基準(zhǔn)電壓。 Vcc：電源，單一 +5V。 GND：地。 ADC0809 的工作過程 首先輸入 3 位地址，并使