基于eda的數字電壓表的設計畢業設計(論文)-文庫吧

【正文】 數字電壓表 2 20 世紀 50 年代到 60 年代中期， DVM 的特點是運用各種原理實現模 /數（ A/D）轉換，即將模擬量轉化成數字量，從而實現測量儀表的數字化。 1952 年，第一臺問世的數字電壓表是采用電子管的伺服比較式； 1956 年出現諧波式 V/T(電壓 /時間變換型 )； 1961 年出現全晶體管化的逐次逼近比較式； 1963 年出現電壓 /頻率（ V/F）變換型（單積分式）； 1966 年出現雙積分式（雙斜式）等。這一時期的顯示位數是 位。 由于精密電測量的需要， DVM 開始向高準確、高位數方向發展，出現了所謂復合型原理的儀表。如 1971 年日本研制的 TR6567（三次采樣積分式）； 1973 年英國研制的 SM215（兩次采樣電感分壓比較型）； 1972 年日本研制的 TR6501 型 DVM 已達到了 8 位數。與此同時對積分方 案進行了改進和提高，出現了如 Dana 公司的 6900 型（ 7 位）、 Solartron 公司生產的 7075 型（ 8 位），其準確度可達到百萬分之幾。 由于電子技術、大規模集成電路（ LSI）及計算機技術的發展，是人們不久就研制出微處理器（ P）數字電壓表，實現了 DVM 數據處理自動化和可編程序，因為帶有存儲器并使用軟件支持，所以可以進行信息處理，可通過標準接口組成自動測試系統（ ATS）例如， Fluke公司的 8506 型、 Solartron 公司的 7065 型和 7081 型、 Datron 公司的 1071 和 1281 型，以及 Fluke 公司的最新產品 8508A 型等。它們除了完成原有 DVM 的各種功能外，還能夠自校、自檢，保證了自動測量的高準確度，實現了儀器、儀表的智能化。當前，智能式儀表發展十分迅速，而微處理式 DVM 在智能儀表中占的比重最大。智能化的 DVM 為實現各種物理量的動態測量提供了可能。 畢業設計（論文） 數字電壓表 3 第一章 技術與開發工具 技術簡介 技術概念 現代電子技術設計的核心就是電子設計自動化（ Electronic design automation,EDA）技術。利用 EDA 技 術，電子設計師可以方便的實現 IC 設計、電子電路設計和 PCB 設計等工作。 狹義的 EDA 技術，就是一大規模可編程邏輯器件為設計載體，以硬件描述語言為系統邏輯描述的主要表達方式，以計算機、大規模可編程邏輯器件的開發軟件及實驗開發系統為設計開發工具的 EDA 技術。狹義的 EDA 技術或稱為 IES/ASIC 自動設計技術，通過使用有關的開發軟件，自動完成電子系統設計的邏輯編譯、邏輯化簡、邏輯分割、邏輯綜合和優化、邏輯布局布線、邏輯仿真，直至對于特定目標芯片的適配編譯、邏輯映射、編程下載等工作，最終形成集成電子系統或專用 集成芯片。 廣義的 EDA 技術，除了狹義的 EDA 技術外，還包括計算機輔助分析 CAA 技術，印制電路板計算機輔助設計 PCBCAD 技術（如 Protel、 OrCAD 等）。在廣義的 EDA 技術中， CAA 技術和PCBCAD 技術不具備邏輯綜合和邏輯適配的功能，因此它并不能稱為真正意義上的 EDA 技術。 EDA 技術的三個層次： （ 1） EWB、 PSpice、 Protel 的學習作為 EDA 的最初級內容。 （ 2） 利用 VHDL 完成對 CPLD/FPGA 的開發等作為中級內容。 （ 3） ASIC 的設計作為最高級內容。 EDA 技術的主要特征 EDA 技術主要有以下特征： （ 1） 高層綜合與優化的理論與方法取得了很大的進展，其結果大大縮短了復雜的 ASIC 的設計周期，同時提高了設計質量。 （ 2） 采用硬件描述語言來描述 10 萬門以上的設計，形成了國際通用的 VHDL 等硬件描述語言。它們均支持不同層次的描述，使得復雜 IC 的描述規范化，便于傳遞、交流、保存與修改，并可建立獨立的工藝設計文檔，便于設計重用。 （ 3） 開放式的設計環境（各廠家均適合）。 （ 4） “自頂向下”的算法。 （ 5） 豐富的元器件模塊庫。 （ 6） 具有較好的人機對話界面與標準的 CAM 接口。 （ 7） 建立并行 設計工程框架結構的集成化設計環境，以適應當今 ASIC 的特點：規模大而復雜，數字與模擬電路并存，硬件與軟件并存，產品上市更新快。 EDA 技術的主要內容 （ 1） 硬件描述語言 HDL 是各種描述方法中最能體現 EDA 優越性的描述方法。所謂眼見描述語言實際上就是一個描述工具，其描述的對象就是待設計電路系統的邏輯功能、實現該功能的算法、選用的畢業設計（論文） 數字電壓表 4 電路結構以及其它各種約束條件等。通常要求 HDL 既能描述系統的行為，又能描述系統的結構。 HDL 的使用與普通的高級語言相似，編制的 HDL 程序也需要首先經過編譯器進行語法 、語義的檢查，并轉換為某種中間數據格式。但與其它高級語言相區別的是，用硬件描述語言編制程序的最終目的是要生成實際的硬件，因此 HDL 中有與硬件實際情況相對應的并行處理語句。此外，用 HDL 編制程序時，還需注意硬件資源的消耗問題（如門、觸發器、連線等的數目），有的 HDL 程序雖然語法、語義上完全正確，但并不能生成與之相對應的實際硬件，其原因就是要實現這些所描述的邏輯功能，消耗的硬件資源將十分巨大。目前 HDL 主要有兩種： Verilog HDL 和 VHDL。 比較而言， VHDL 是一種高級語言適用于電路高級建模，綜合的效率 和效果較好。VerilogHDL 是一種低級的描述語言，適用于描述門級電路，容易控制電路資源，但其對系統的描述能力不如 VHDL。 （ 2） 可編程邏輯器件 可編程邏輯器件 （ Programmable Logic Device,PLD）是一種由用戶編程來實現某種邏輯功能的新型邏輯器件。它不僅速度快、集成度高，能夠完 成用戶定義的邏輯功能，還可以加密和重新定義編程，其允許編程次數可多達上萬次。使用可編程邏輯器件可大大簡化硬件系統、降低成本、提高系統的可靠性、靈活性。因此，自 20 世紀 70 年代問世以后 ， PLD 就受到廣大工程人員的 青睞，被廣泛應用于工業控制、通信設備、智能儀表、計算機硬件和醫療電子儀器等多個領域。 FPGA 和 CPLD 最明顯的特點是高集成度、高速度和高可靠性。高速度表現在其時鐘延時可小至納秒級，結合并行工作方式，在超高速應用領域和實時測控方面有著非常廣闊的應用前景；其高可靠性和高集成度表現在幾乎可將整個系統集成于同一芯片中，實現所謂片上系統（ System on a Chip,SoC） ,指的就是以嵌入式系統為核心，集軟、硬件于一體，并追求產品系統最大包容的集成芯片。它是目前嵌入式應用領域的熱門話題， SoC 大大縮小了系統體 積，便于管理和屏蔽。 （ 3） EDA 軟件 （ 4） EDA軟 件工具主要有 : Altera公司的 MAX+plus II和 Quartus II、 Lattice公司的 Expert LEVER 和 Synario、 Xilinx 公司的 Foundation 和 Alliance、 Actel 公司的 Actel Designer等。 （ 5） 本次設計使用的是 QuartusII 軟件。 VHDL 簡介 簡介 VHDL 主要用于描述數字系統的結構，行為，功能和接口。 VHDL 的程序結構特點是將一項工程設計，或稱設計實體（可以是一個元件，一個 電路模塊或一個系統）分成外部（或稱可是部分 ,及端口 )和內部（或稱不可視部分），既涉及實體的內部功能和算法完成部分。在對一個設計實體定義了外部界面后，一旦其內部開發完成后，其他的設計就可以直接調用這個實體。這種將設計實體分成內外部分的概念是 VHDL 系統設計的基本點。 VHDL 語言能夠成為標準化的硬件描述語言并獲得廣泛應用 , 它自身必然具有很多其他硬件描述語言所不具畢業設計（論文） 數字電壓表 5 備的優點。歸納起來 ,VHDL 語言主要具有以下優點： (1) VHDL 語言功能強大，設計方式多樣 VHDL 語言具有強大的語言結構 , 只需 采用簡單明確的 VHDL語言程序就可以描述十分復雜的硬件電路。同時，它還具有多層次的電路設計描述功能。此外， VHDL 語言能夠同時支持同步電路、異步電路和隨機電路的設計實現 ,這是其他硬件描述語言所不能比擬的。 VHDL 語言設計方法靈活多樣 , 既支持自頂向下的設計方式 , 也支持自底向上的設計方法 。 既支持模塊化設計方法 , 也支持層次化設計方法。 (2) VHDL 語言具有強大的硬件描述能力 VHDL 語言具有多層次的電路設計描述功能，既可描述系統級電路 , 也可以描述門級電路；描述方式既可以采用行為描述、 寄存器傳輸描述或者結構描述，也可以采用三者的混合描述方式。同時， VHDL 語言也支持慣性延遲和傳輸延遲，這樣可以準確地建立硬件電路的模型。 VHDL 語言的強大描述能力還體現在它具有豐富的數據類型。 VHDL 語言既支持標準定義的數據類型，也支持用戶定義的數據類型，這樣便會給硬件描述帶來較大的自由度。 (3) VHDL 語言具有很強的移植能力 VHDL 語言很強的移植能力主要體現在 : 對于同一個硬件電路的 VHDL 語言描述，它可以從一個模擬器移植到另一個模擬器上、從一個綜合器移植到另一個綜合器上或者從一個工作平臺移植到另一個工作平臺上去執行。 (4) VHDL 語言的設計描述與器件無關 采用 VHDL 語言描述硬件電路時，設計人員并不需要首先考慮選擇進行設計的器件。這樣做的好處是可以使設計人員集中精力進行電路設計的優化，而不需要考慮其他的問題。當硬件電路的設計描述完成以后， VHDL 語言允許采用多種不同的器件結構來實現。 (5) VHDL 語言程序易于共享和復用 VHDL 語言采用基于庫 (library)的設計方法。在設計過程中，設計人員可以建立各種可再次利用的模塊，一個大規模的硬件電路的設計不可能從門級電路開始一 步步地進行設計，而是一些模塊的累加。這些模塊可以預先設計或者使用以前設計中的存檔模塊，將這些模塊存放在庫中，就可以在以后的設計中進行復用。 VHDL 程序組成部分 全部的 VHDL 程序由實體（ Entity）、構造體 (Architecture)、配置（ Configuration）、包集合（ Package）、庫（ Library） 5 個部分組成。各組成部分的作用是： (1) 實體 用于描述所設計的系統的外部接口信號。 (2) 構造體 用于描述系統內部的結構和行為。 (3) 配置 用于從庫中選取 不同單元（器件）來組成系統設計的不同版本。 (4) 包集合 存放各設計模塊都能共享的數據類型、常數和子程序等。 (5) 庫存放已經編譯了的實體、構造體、包集合和配置。庫可由系統工程師生成或由 ASIC 芯片商提供，以便在設計中共享 。 VHDL 系統優勢 (1) 與其他的硬件描述語言相比， VHDL 具有更強的行為描述能力，從而決定了他成為系統設計領域最佳的硬件描述語言。強大的行為描述能力是避開具體的器件結構，從邏輯行為上描述和設計大規模電子系統的重要保證。 畢業設計（論文） 數字電壓表 6 (2) VHDL 豐富的仿真語句和庫函數，使 得在任何大系統的設計早期就能查驗設計系統的功能可行性，隨時可對設計進行仿真模擬。 (3) VHDL 語句的行為描述能力和程序結構決定了他具有支持大規模設計的分解和已有設計的再利用功能。符合市場需求的大規模系統高效，高速的完成必須有多人甚至多個代發組共同并行工作才能實現。 (4) 對于用 VHDL 完成的一個確定的設計，可以利用 EDA 工具進行邏輯綜合和優化，并自動的把 VHDL 描述設計轉變