arm9嵌入式系統(tǒng)設(shè)計(jì)基礎(chǔ)課后答案全解(已修改)

　

【正文】 ******************************************************************************************第一章1. 簡述嵌入式的定義以應(yīng)用為中心、以計(jì)算機(jī)技術(shù)為基礎(chǔ)，軟件硬件可裁剪，適應(yīng)應(yīng)用系統(tǒng)對功能、可靠性、成本、體積、功耗嚴(yán)格要求的專用計(jì)算機(jī)系統(tǒng)。2. 舉例說明嵌入式系統(tǒng)的“嵌入性”、“專用性”、“計(jì)算機(jī)系統(tǒng)”的基本特征。按照嵌入式系統(tǒng)的定義，嵌入式系統(tǒng)有3個(gè)基本特點(diǎn)，即“嵌入性”、“專用性”與“計(jì)算機(jī)”。“嵌入性”由早期微型機(jī)時(shí)代的嵌入式計(jì)算機(jī)應(yīng)用而來，專指計(jì)算機(jī)嵌入到對象體系中，實(shí)現(xiàn)對象體系的智能控制。當(dāng)嵌入式系統(tǒng)變成一個(gè)獨(dú)立應(yīng)用產(chǎn)品時(shí)，可將嵌入性理解為內(nèi)部嵌有微處理器或計(jì)算機(jī)。“計(jì)算機(jī)”是對象系統(tǒng)智能化控制的根本保證。隨著單片機(jī)向MCU、SoC發(fā)展，片內(nèi)計(jì)算機(jī)外圍電路、接口電路、控制單元日益增多，“專用計(jì)算機(jī)系統(tǒng)”演變成為“內(nèi)含微處理器”的現(xiàn)代電子系統(tǒng)。與傳統(tǒng)的電子系統(tǒng)相比較，現(xiàn)代電子系統(tǒng)由于內(nèi)含微處理器，能實(shí)現(xiàn)對象系統(tǒng)的計(jì)算機(jī)智能化控制能力。“專用性”是指在滿足對象控制要求及環(huán)境要求下的軟硬件裁剪性。嵌入式系統(tǒng)的軟、硬件配置必須依據(jù)嵌入對象的要求，設(shè)計(jì)成專用的嵌入式應(yīng)用系統(tǒng)。3. 簡述嵌入式系統(tǒng)發(fā)展各階段的特點(diǎn)。（1）無操作系統(tǒng)階段：使用簡便、價(jià)格低廉；（2）簡單操作系統(tǒng)階段：初步具有了一定的兼容性和擴(kuò)展性，內(nèi)核精巧且效率高，大大縮短了開發(fā)周期，提高了開發(fā)效率。（3）實(shí)時(shí)操作系統(tǒng)階段：系統(tǒng)能夠運(yùn)行在各種不同類型的微處理器上，具備了文件和目錄管理、設(shè)備管理、多任務(wù)、網(wǎng)絡(luò)、圖形用戶界面Graphic User Interface，GUI）等功能，并提供了大量的應(yīng)用程序接口Application Programming Interface，API），從而使應(yīng)用軟件的開發(fā)變得更加簡單。（4）面向Internet階段：進(jìn)入21世紀(jì)，Internet技術(shù)與信息家電、工業(yè)控制技術(shù)等的結(jié)合日益緊密，嵌入式技術(shù)與Internet技術(shù)的結(jié)合正在推動(dòng)著嵌入式系統(tǒng)的飛速發(fā)展4. 簡述嵌入式系統(tǒng)的發(fā)展趨勢。（1）新的微處理器層出不窮，精簡系統(tǒng)內(nèi)核，優(yōu)化關(guān)鍵算法，降低功耗和軟硬件成本。（2）Linux、Windows CE、Palm OS等嵌入式操作系統(tǒng)迅速發(fā)展。（3）嵌入式系統(tǒng)的開發(fā)成了一項(xiàng)系統(tǒng)工程，開發(fā)廠商不僅要提供嵌入式軟硬件系統(tǒng)本身，同時(shí)還要提供強(qiáng)大的硬件開發(fā)工具和軟件支持包。SOC是指在單芯片上集成數(shù)字信號(hào)處理器、微控制器、存儲(chǔ)器、數(shù)據(jù)轉(zhuǎn)換器、接口電路等電路模塊，可以直接實(shí)現(xiàn)信號(hào)采集、轉(zhuǎn)換、存儲(chǔ)、處理等功能。IP核是指具有知識(shí)產(chǎn)權(quán)的、功能具體、接口規(guī)范、可在多個(gè)集成電路設(shè)計(jì)中重復(fù)使用的功能模塊，是實(shí)現(xiàn)系統(tǒng)芯片（SOC）的基本構(gòu)件。 6. 簡述嵌入式計(jì)算機(jī)系統(tǒng)硬件層的組成和功能。硬件層中包含嵌入式微處理器、存儲(chǔ)器（SDRAM、ROM、Flash等）、通用設(shè)備接口和I/O接口（A/D、D/A、I/O等）。（1）嵌入式微處理器是嵌入式系統(tǒng)硬件層的核心，嵌入式微處理器將通用CPU中許多由板卡完成的任務(wù)集成到芯片內(nèi)部，從而有利于系統(tǒng)設(shè)計(jì)趨于小型化、高效率和高可靠性（2）嵌入式系統(tǒng)的存儲(chǔ)器包含Cache、主存儲(chǔ)器和輔助存儲(chǔ)器，用來存放和執(zhí)行代碼。（3）與外界交互所需要的通用設(shè)備接口7. 簡述cache的功能與分類。（1）Cache是一種位于主存儲(chǔ)器和嵌入式微處理器內(nèi)核之間的快速存儲(chǔ)器陣列，存放的是最近一段時(shí)間微處理器使用最多的程序代碼和數(shù)據(jù)。在需要進(jìn)行數(shù)據(jù)讀取操作時(shí)，微處理器盡可能的從Cache中讀 取數(shù)據(jù)，而不是從主存中讀取，減小存儲(chǔ)器（如主存和輔助存儲(chǔ)器）給微處理器內(nèi)核造成的存儲(chǔ)器訪問瓶頸，提高微處理器和主存之間的數(shù)據(jù)傳輸速率，使處理速度更快，實(shí)時(shí)性更強(qiáng)（2）Cache一般集成在嵌入式微處理器內(nèi)，可分為數(shù)據(jù)Cache、指令Cache或混合Cache，Cache的存儲(chǔ)容量大小依不同處理器而定。8. 簡述嵌入式計(jì)算機(jī)系統(tǒng)中間層的組成和功能。中間層也稱為硬件抽象層（Hardware Abstract Layer，HAL）或板級支持包（Board Support Package，BSP），位于硬件層和軟件層之間，將系統(tǒng)上層軟件與底層硬件分離開來。BSP作為上層軟件與硬件平臺(tái)之間的接口，需要為操作系統(tǒng)提供操作和控制具體硬件的方法。不同的操作系統(tǒng)具有各自的軟件層次結(jié)構(gòu)，BSP需要為不同的操作系統(tǒng)提供特定的硬件接口形式。BSP使上層軟件開發(fā)人員無需關(guān)心底層硬件的具體情況，根據(jù)BSP層提供的接口即可進(jìn)行開發(fā)。BSP是一個(gè)介于操作系統(tǒng)和底層硬件之間的軟件層次，包括了系統(tǒng)中大部分與硬件聯(lián)系緊密的軟件模塊。BSP一般包含相關(guān)底層硬件的初始化、數(shù)據(jù)的輸入／輸出操作和硬件設(shè)備的配置等功能。系統(tǒng)軟件層通常包含有實(shí)時(shí)多任務(wù)操作系統(tǒng)（Realtime Operation System，RTOS）、文件系統(tǒng)、圖形用戶接口（Graphic User Interface，GUI）、網(wǎng)絡(luò)系統(tǒng)及通用組件模塊組成。（1）嵌入式操作系統(tǒng)（Embedded Operating System，EOS）EOS負(fù)責(zé)嵌入式系統(tǒng)的軟件、硬件的資源分配、任務(wù)調(diào)度，控制協(xié)調(diào)。（2）文件系統(tǒng)嵌入式文件系統(tǒng)與通用操作系統(tǒng)的文件系統(tǒng)不完全相同，主要提供文件存儲(chǔ)、檢索和更新等功能，一般不提供保護(hù)和加密等安全機(jī)制。(3）圖形用戶接口（GUI）GUI使用戶可以通過窗口、菜單、按鍵等方式來方便地操作計(jì)算機(jī)或者嵌入式系統(tǒng)。10. 簡述RTOS的定義與特點(diǎn)。RTOS是指能夠在指定或者確定的時(shí)間內(nèi)完成系統(tǒng)功能和對外部或內(nèi)部、同步或異步時(shí)間做出響應(yīng)的系統(tǒng)，系統(tǒng)能夠處理和存儲(chǔ)控制系統(tǒng)所需要的大量數(shù)據(jù)。特點(diǎn)：（1）約束性RTOS任務(wù)的約束包括時(shí)間約束、資源約束、執(zhí)行順序約束和性能約束。（2）可預(yù)測性可預(yù)測性是指RTOS完成實(shí)時(shí)任務(wù)所需要的執(zhí)行時(shí)間應(yīng)是可知的。（3）可靠性（4）交互性11. 常用的RTOS調(diào)度技術(shù)有哪些？各有什么特點(diǎn)？（1）搶占式調(diào)度和非搶占式調(diào)度搶占式調(diào)度通常是優(yōu)先級驅(qū)動(dòng)的調(diào)度。每個(gè)任務(wù)都有優(yōu)先級，任何時(shí)候具有最高優(yōu)先級且已啟動(dòng)的任務(wù)先執(zhí)行。搶占式調(diào)度實(shí)時(shí)性好、反應(yīng)快，調(diào)度算法相對簡單，可優(yōu)先保證高優(yōu)先級任務(wù)的時(shí)間約束，其缺點(diǎn)是上下文切換多。而非搶占式調(diào)度是指不允許任務(wù)在執(zhí)行期間被中斷，任務(wù)一旦占用微處理器就必須執(zhí)行完畢或自愿放棄，其優(yōu)點(diǎn)是上下文切換少，缺點(diǎn)是微處理器有效資源利用率低，可調(diào)度性不好。(2）靜態(tài)表驅(qū)動(dòng)策略和優(yōu)先級驅(qū)動(dòng)策略靜態(tài)表驅(qū)動(dòng)策略是一種離線調(diào)度策略，指在系統(tǒng)運(yùn)行前根據(jù)各任務(wù)的時(shí)間約束及關(guān)聯(lián)關(guān)系，采用某種搜索策略生成一張運(yùn)行時(shí)刻表。在系統(tǒng)運(yùn)行時(shí)，調(diào)度器只需根據(jù)這張時(shí)刻表啟動(dòng)相應(yīng)的任務(wù)即可。優(yōu)先級驅(qū)動(dòng)策略指按照任務(wù)優(yōu)先級的高低確定任務(wù)的執(zhí)行順序。優(yōu)先級驅(qū)動(dòng)策略又分為靜態(tài)優(yōu)先級調(diào)度策略和動(dòng)態(tài)優(yōu)先級調(diào)度策略。靜態(tài)優(yōu)先級調(diào)度是指任務(wù)的優(yōu)先級分配好之后，在任務(wù)的運(yùn)行過程中，優(yōu)先級不會(huì)發(fā)生改變。靜態(tài)優(yōu)先級調(diào)度又稱為固定優(yōu)先級調(diào)度。動(dòng)態(tài)優(yōu)先級調(diào)度是指任務(wù)的優(yōu)先級可以隨著時(shí)間或系統(tǒng)狀態(tài)的變化而發(fā)生變化。12. 馮諾依曼結(jié)構(gòu)與哈佛結(jié)構(gòu)各有什么特點(diǎn)？（1）哈佛結(jié)構(gòu)的主要特點(diǎn)是將程序和數(shù)據(jù)存儲(chǔ)在不同的存儲(chǔ)空間中，即程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器是兩個(gè)相互獨(dú)立的存儲(chǔ)器，每個(gè)存儲(chǔ)器獨(dú)立編址、獨(dú)立訪問。（2）馮諾依曼結(jié)構(gòu)的計(jì)算機(jī)由CPU和存儲(chǔ)器構(gòu)成，其程序和數(shù)據(jù)共用一個(gè)存儲(chǔ)空間，程序指令存儲(chǔ)地址和數(shù)據(jù)存儲(chǔ)地址指向同一個(gè)存儲(chǔ)器的不同物理位置；采用單一的地址及數(shù)據(jù)總線，程序指令和數(shù)據(jù)的寬度相同。程序計(jì)數(shù)器（PC）是CPU內(nèi)部指示指令和數(shù)據(jù)的存儲(chǔ)位置的寄存器13. RISC架構(gòu)與CISC架構(gòu)相比有什么優(yōu)點(diǎn)？復(fù)雜指令集計(jì)算機(jī)（Complex Instruction Set Computer，CISC）；精簡指令集計(jì)算機(jī)（Reduced Instruction Set Computer，RISC）RISC優(yōu)點(diǎn):(1)結(jié)構(gòu)更加簡單合理，從而提高運(yùn)算效率。(2)優(yōu)先選取使用頻率最高的、很有用但不復(fù)雜的指令，避免使用復(fù)雜指令。(3)固定指令長度，減少指令格式和尋址方式種類；(4) 指令之間各字段的劃分比較一致，各字段的功能也比較規(guī)整；(5)采用Load/Store指令訪問存儲(chǔ)器，其余指令的操作都在寄存器之間進(jìn)行；(6)增加CPU中通用寄存器數(shù)量，算術(shù)邏輯運(yùn)算指令的操作數(shù)都在通用寄存器中存取；(7)大部分指令控制在一個(gè)或小于一個(gè)機(jī)器周期內(nèi)完成；(8)以硬布線控制邏輯為主，不用或少用微碼控制；(9)采用高級語言編程，重視編譯優(yōu)化工作，以減少程序執(zhí)行時(shí)間。14. 簡述流水線技術(shù)的基本概念。流水線技術(shù)的基本概念是將一個(gè)重復(fù)的時(shí)序分解成若干個(gè)子過程，而每一個(gè)子過程都可有效地在其專用功能段上與其他子過程同時(shí)執(zhí)行。15. 試說明指令流水線的執(zhí)行過程。在流水線技術(shù)中，流水線要求可分成若干相互聯(lián)系的子過程，實(shí)現(xiàn)子過程的功能所需時(shí)間盡可能相等。形成流水處理，需要一段準(zhǔn)備時(shí)間。指令流發(fā)生不能順序執(zhí)行時(shí)，會(huì)使流水線過程中斷，再形成流水線過程則需要時(shí)間。（執(zhí)行、取操作數(shù)、指令譯碼、取指令）16. 大端存儲(chǔ)法與小端存儲(chǔ)法有什么不同？對存儲(chǔ)數(shù)據(jù)有什么要求與影響？ 小端：較高的有效字節(jié)存放在較高的的存儲(chǔ)器地址，較低的有效字節(jié)存放在較低的存儲(chǔ)器地址。大端：較高的有效字節(jié)存放在較低的存儲(chǔ)器地址，較低的有效字節(jié)存放在較高的存儲(chǔ)器地址。第二章ARM微處理器的特點(diǎn)A 體積小、低功耗、低成本、高性能；B 支持Thumb(16位)/ARM（犯位）雙指令集，能很好地兼容8位/16位器件；C 大量使用寄存器，指令執(zhí)行速度更快；D 大多數(shù)數(shù)據(jù)操作都在寄存器中完成；E 尋址方式靈活簡單、執(zhí)行效率高。畫出ARM體系結(jié)構(gòu)方框圖，并說明各部分功能（23）1．ALUARM體系結(jié)構(gòu)的ALU與常用的ALU邏輯結(jié)構(gòu)基本相同，由兩個(gè)操作數(shù)鎖存器、加法器、邏輯功能、結(jié)果及零檢測邏輯構(gòu)成。ALU的最小數(shù)據(jù)通路周期包含寄存器讀時(shí)間、移位器延遲、ALU延遲、寄存器寫建立時(shí)間、雙相時(shí)鐘間非重疊時(shí)間等幾部分。2．桶形移位寄存器ARM采用了3232位桶形移位寄存器，左移／右移n位、環(huán)移n位和算術(shù)右移n位等都可以一次完成，可以有效的減少移位的延遲時(shí)間。在桶形移位寄存器中，所有的輸入端通過交叉開關(guān)（Crossbar）與所有的輸出端相連。交叉開關(guān)采用NMOS晶體管來實(shí)現(xiàn)。3．高速乘法器ARM為了提高運(yùn)算速度，采用兩位乘法的方法，2位乘法可根據(jù)乘數(shù)的2位來實(shí)現(xiàn)“加－移位”運(yùn)算。ARM的高速乘法器采用328位的結(jié)構(gòu)，完成322位乘法也只需5個(gè)時(shí)鐘周期4．浮點(diǎn)部件在ARM體系結(jié)構(gòu)中，浮點(diǎn)部件作為選件可根據(jù)需要選用，F(xiàn)PA10浮點(diǎn)加速器以協(xié)處理器方式與ARM相連，并通過協(xié)處理器指令的解釋來執(zhí)行。浮點(diǎn)的Load/Store指令使用頻度要達(dá)到67％，故FPA10內(nèi)部也采用Load/Store結(jié)構(gòu)，有8個(gè)80位浮點(diǎn)寄存器組，指令執(zhí)行也采用流水線結(jié)構(gòu)。5．控制器ARM的控制器采用硬接線的可編程邏輯陣列PLA，其輸入端有14根、輸出端有40根，分散控制Load/Store多路、乘法器、協(xié)處理器以及地址、寄存器ALU和移位器。6．寄存器ARM內(nèi)含37個(gè)寄存器，包括31個(gè)通用32位寄存器和6個(gè)狀態(tài)寄存器分析ARM11的內(nèi)核結(jié)構(gòu)（P26）分析cortexM4處理器內(nèi)部結(jié)構(gòu)(P33)1 ARM微處理器支持哪幾種運(yùn)行模式？各運(yùn)行模式有什么特點(diǎn)？ 答：1)用戶模式：ARM處理器正常程序執(zhí)行模式。 2)快速中斷模式：用于高速數(shù)據(jù)傳輸或通道處理。 3)外部中斷模式：用于通用的中斷處理。 4)管理模式：操作系統(tǒng)使用的保護(hù)模式。 5)數(shù)據(jù)訪問終止模式：當(dāng)數(shù)據(jù)或指令預(yù)取終止時(shí)進(jìn)入該模式，可用于虛擬存儲(chǔ)及存儲(chǔ)保護(hù)。 6)系統(tǒng)模式：運(yùn)行具有特權(quán)的操作系統(tǒng)任務(wù)。 7)未定義指令中止模式：當(dāng)未定義的指令執(zhí)行時(shí)進(jìn)入該模式，可用于支持硬件協(xié)處理器的軟件仿真。1 RM微處理器有哪幾種工作狀態(tài)？各工作狀態(tài)有什么特點(diǎn)答：ARM處理器有32位ARM和16位Thumb兩種工作狀態(tài)。在32位ARM狀態(tài)下執(zhí)行字對齊的ARM指在16位Thumb狀態(tài)下執(zhí)行半字對齊的Thumb指令。1 試分析ARM寄存器組織結(jié)構(gòu)圖，并說明寄存器分組與功能。 答：1．通用寄存器 通用寄存器（R0～R15）可分成不分組寄存器R0～R分組寄存器R8～R14和程序計(jì)數(shù)器R15 三類。（1）不分組寄存器R0～R7 不分組寄存器R0～R7是真正的通用寄存器，可以工作在所有的處理器模式下，沒有隱含的特殊用途。（2） 分組寄存器R8～R14 分組寄存器R8～R14取決于當(dāng)前的處理器模式，每種模式有專用的分組寄存器用于快速異常處理（3）程序計(jì)數(shù)器R15 讀程序計(jì)數(shù)器：讀PC主要用于快速地對臨近的指令和數(shù)據(jù)進(jìn)行位置無關(guān)尋址，包括程序中的位置無關(guān)轉(zhuǎn)移。寫程序計(jì)數(shù)器：寫R15的通常結(jié)果是將寫到R15中的值作為指令地址，并以此地址發(fā)生轉(zhuǎn)移。2程序狀態(tài)寄存器寄存器R16用作程序狀態(tài)寄存器CPSR（當(dāng)前程序狀態(tài)寄存器）。在所有處理器模式下都可以訪問CPSR。1 簡述程序狀態(tài)寄存器的位功能（1）條件碼標(biāo)志N、Z、C、V（Negative、Zero、Carry、oVerflow）均為條件碼標(biāo)志位（Condition Code Flags），它們的內(nèi)容可被算術(shù)或邏輯運(yùn)算的結(jié)果所改變，并且可以決定某條指令是否被執(zhí)行。CPSR中的條件碼標(biāo)志可由大多數(shù)指令檢測以決定指令是否執(zhí)行。在ARM狀態(tài)下，絕大多數(shù)的指令都是有條件執(zhí)行的。在Thumb狀態(tài)下，僅有分支指令是有條件執(zhí)行的。通常條件碼標(biāo)志通過執(zhí)行比較指令（CMN、CMP、TEQ、TST）、一些算術(shù)運(yùn)算、邏輯運(yùn)算和傳送指令進(jìn)行修改。條件碼標(biāo)志的通常含義如下：● N：如果結(jié)果是帶符號(hào)二