畢業設計論文正文信號發生器(已修改)

　

【正文】 陜西理工學院畢業設計 第 1頁 共 50頁 引言 直接數字頻率合成技術 (direct digital synthesizer， DDS)是在 20世紀 7O年代提出的，利用數字可控振蕩器技術，直接以數字信號控制產生高精度頻率信號，頻率分辨率可達 ，與傳統的直接頻率合成 (Ds)、鎖相環間接頻率合成（ PLL ）， FNPLL合成和 PSG單環路合成相比，具有頻率切換時間極短、頻率分辨率高、相位連續，相噪低，結構簡單、體積小、成本低等優勢。鑒于 DDS技術有如此優越的條件，現在大多數設備、系統都采用了這種技術。當然，作為通信系統中必不可少的信號發生器也越來越多 地容納了該技術，以下主要介紹的是基于 ADI公司生產的 DDS芯片 AD9833的信號發生器的設計方案。 AD9833是采用先進的 DDS技術開發的高集成度 DDS器件。其主要特性如下：外接 主頻時鐘為25MHz；內含 10位 DAC；相位可編程； 內部有 5個可編程寄存器，其中包括 3個 16位控制寄存器， 2個 28位頻率寄存器和 2個 12位相位寄存器 ； 3線 SPI接口 ；內置超高速模擬比較器；采用 ；工作電壓范圍為 － 。 控制芯片選擇 AT89C52，通過對 AD9833編程實現正弦波 ,三角波，該輸出的正弦波， 三角波能達到 MHZ以上，輸出是波形失真率極低。用 LCD和鍵盤作為良好的人機界面，用鍵盤輸入要顯示的頻率， LCD顯示頻率的大小。將輸出的正弦波經比較器電路來實現方波的輸出，經實驗發現輸出的方波能達到 100KHZ以上且輸出的波形失真率小，波形純真。 任意信號發生器是信號源的一種，它具有信號源所有的特點。我們傳統都認為信號源主要給被測電路提供所需要的己知信號 (各種波形 )，然后用其它儀表測量感興趣的參數。可見信號源在電子實驗和測試處理中，并不測量任何參數而是根據使用者的要求，仿真各種測試信號，提供給被測電路，以達至 測試的需要。 信號源有很多種，包括正弦波信號源、函數發生器、脈沖發生器、掃描發生器、任意波形發生器、合成信號源等。一般來講任意波形發生器，是一種特殊的信號源，綜合具有其它信號源波形生成能力，因而適合各種仿真實驗的需要。 頻率合成 f51是指由一個或多個頻率穩定度和精確度綴高的參考信號源運過頻率域的線性運算，產生具有同樣穩定度和精確度的大量離散頻率的過程。實現頻率合成的電路叫頻率合成器，頻率合成器是現代電子系統的重要組成部分。在通信、雷達和導航等設備中，頻率合成器既是發射機的激勵信號源，又是接收機的本地振蕩器。 在電子對抗設備中，它可以作為干擾信號發生器：在測試設備中，可作為標準信號源，因此頻率合成器被人們稱為許多電子系統的“心臟”。 隨著電子技術的不斷發展，對頻率合成器的要求越來越高，頻率合成器的主要性能指標有： a、輸出頻率范圍 頻率范圍是指頻率合成器輸出最低頻率和輸出最高頻率之間的變化范圍，它包含中心頻率和帶寬兩個方面的含義。 b、頻率穩定度 頻率穩定度指在規定的時間間隔內，頻率合成器輸出頻率偏離標定值的數值，它分長期、短期 陜西理工學院畢業設計 第 2頁 共 50頁 和瞬間穩定度三種。 由于 DDS的自身特點決定了它存在以下兩個比較明顯的缺點：一是輸出信 號的雜散比較大，二是輸出信號的帶寬受到限制。 DDS輸出雜散比較大這是由于信號合成過程中的相位截斷誤差、 D／ A轉換器的截斷誤差和 D／ A轉換器的非線性造成的。隨著技術的發展這些問題正在逐步得到解決。如通過增加波形 ROM的長度減小相位截斷誤差，通過增加波形 ROM的字長和 D／ A轉換器的精度減小D／ A量化誤差。比較新的 DDS芯片中普遍都采用了 14bit的 D／ A轉換器。 國內外學者在對 DDS輸出的頻譜做了大量的分析以后，總結出了誤差的頻域分布規律建立了誤差模型，在分析 DDS頻譜特性的基礎上又提出了一些降低雜散功率的方法 ，可以通過采樣的方法降低帶內誤差功率，可以用隨機抖動法提高無雜散動態范圍 (在 D／ A轉換器的低位上加干擾打破 DDS輸出的周期性，從而把周期性的雜散分量打散使之均勻化 1。 為了迸一步提高 DDS的輸出頻率，產生了很多 DDS與其他技術結合的頻率合成方法。如當輸出信號是高頻窄帶信號的時候可以用混頻濾波的方法擴展 DDS的輸出，也可以利用 DDS的頻譜特性來產生高頻信號，如輸出它較高的鏡像頻率。 DDS和 PLL相結合的方法也是一種有效的方法。這種方法兼顧了兩者的優點，既有較高的頻率分辨率，又有較高的頻譜純度。 DDS和 PLL相 結合一般有兩種實現方法： DDS激勵 PLL的鎖相倍頻方式和 PLL內插 DDS方式。 自 80年代以來各國都在研制 DDS產品，隨著基礎電路制造工藝的逐步提高，通過采用先進的工藝和低功耗的設計， DDS的工作速度已經有了很大的提高并廣泛的應用于各個領域。其中以 AD公司的產品比較有代表性。如 AD7008， AD9850， AD9851， AD9858， AD9953等，其系統時鐘頻率從 30MHz到 1GHz不等。這些芯片還具有調制功能，如 AD7008可以產生正交調制信號， AD9852也可以產生 FsK PSK、線性調頻以及幅度調制的 信號。芯片內部采用了優化設計，大多采用了流水技術，提高了相位累加器的工作頻率，進一步提高了 DDS芯片的輸出頻率。通過運用流水技術在保證相位累加器工作頻率的前提下，相位累加器的字長可以設計的更長，如 AD9953的相位累加器達到了 32位。同時為了抑制雜散，這些芯片大多采用了隨機抖動法提高無雜散動態范圍。 運用 DDS技術生產的 DDS任意波形信號發生器是一類較新的信號源并已經廣泛投入使用。它不僅能產生傳統函數信號器能產生的正弦波、方波、三角波、鋸齒波，還可以產生任意編輯的波形。由于 DDS的自身特點，還可以很容易的產 生一些數字調制信號，如 FsK PSK等，一些高端的信號發生器甚至可以產生通信信號。同時輸出波形的頻率分辨率、頻率精度等指標也有很大的提高 . 雖然 DDS技術的應用日益廣泛，但是目前可以產生多種通信信號的儀器數量很少而且價格非常昂貴，在現代的通信對抗和無線電監測研究中，人們多使用的是基于 DDS技術的任意波形發生器，使用前需將所需波形的數據輸入儀器，過程比較繁瑣，信號參數改變時需重新產生和輸入數據，操作也不很方便，使 DDS技術的使用受到了限制。如何合理地基于 DDS技術研制出一種新型的結構簡便、易于操作、成本低廉的 信號發生器是本文的主要內容。 陜西理工學院畢業設計 第 3頁 共 50頁 1 方案論證與選擇 方案一：基于 MAX038函數信號發生器設計 基于 MAX038的信號發生器原理框圖如 。 圖 基于 MAX038 的信號發生器原理框圖 本系統主要由以下部分組成： MAX038 信號發生電路； RC 網絡；撥碼開關；信號輸出；其中以MAX038為核心，經過外部震蕩電路，通過撥碼開關來調節震蕩頻率，改變輸出頻率大小， 使用該芯片，設計簡單，可以生成同一頻率信號的各種波形信號 。 方案二：基于 傳統的頻率合成方法函數信號發生器的設計 基于傳統頻率合成方法的信號發生器原理框圖如圖 所示。 圖 基于傳統頻率合成方法的信號發生器原理框圖 本系統主要有以下部分組成： N 位全加器；累加寄存器；波形存儲器； DA；和低通濾波器；采用直接數字合成（ Direct Digital Frequency Synthesizer,簡稱 DDS 或 DDFS） 。用隨機讀 /寫存儲器 RAM存儲所需波形的量化數據，按照不同頻率要求，以頻率控制字 K為步進對相位增量進行累加，以累 加相位值作為地址碼讀取存在存儲器內的波形數據，經 D/A轉換和幅度控制，再濾波即可得所需波形。 方案三：基于 DDS的函數信號發生器的設計 基于 DDS的信號發生器設計的 原理框圖如圖 所示。 本系統主要由以下幾部分組成：單片機；鍵盤； AD9833 電路；比較電路；液晶顯示電路；以單片機 AT89C52 為核心，采用直接數字合成（ Direct Digital Frequency Synthesizer,簡稱 DDS 或DDFS） ，用隨機讀 /寫存儲器 RAM存儲所需波形的量化數據，按照不同頻率要求，以頻率控制字 K為 N f 控制字 DAC 累加寄存器 N 位全加器 波形存儲器 基準時鐘 LPF M M MAX 038 撥碼 開關 RC 網絡 信號輸出 陜西理工學院畢業設計 第 4頁 共 50頁 圖 基于 DDS 的信號發生器設計的 原理框圖 步進對相位增量進行累加，以累加相位值作為地址碼讀取存在存儲器內的波形數據，再濾波即可得所需波形。 方案選擇 對于方案一， 采用專用信號發生器。 MAX038 是美信公司的低失真單片信號發 生器集成電路，內部電路完善。使用該芯片，設計簡單，可以生成同一頻率信號的各種波形信號，但 頻率精確度和穩定度都難以達到要求。 對于方案二，采用傳統的直接頻率合成法直接合成。利用混頻器、倍頻器、分頻器和帶通濾波器完成對頻率的算術運算。由于采用大量的倍頻、分頻、混頻 和濾波環節，導致直接頻率合成器的結構復雜，體積龐大，成本高，而且容易產生過多的雜散分量，難以達到較高的頻譜純度。 對于方案三，采用直接數字合成（ Direct Digital Frequency Synthesizer,簡稱 DDS 或 DDFS） 。由于DDS 具有相對帶寬很寬，頻率轉換時間極短 (可小于 20 微妙 )，頻率分辨率高，全數字化結構便于集成以及輸出相位連續，頻率、相位和幅度均可實現程控，因此，可以完全滿足本題目的要求。通 過上述比較選擇方案三。 陜西理工學院畢業設計 第 5頁 共 50頁 2 硬件設計 硬件電路設計 基于 AD9833 信號發生電路如圖 。 C O M PV D DC A P / 2 .5D G N DM C L KV O U TA G N DF S Y N CS C L KS D A T AU1A D 9 8 3 3D14 0 0 7C 1 61 0 3R2C51 0 612J1C O N 2C11 0 4C21 0 4C61 0 6V C C1NC2G N D3O U T4Y12 5 MC31 0 4F S Y N CS C L KS D A T AW A V E O U TD2L E D+5R 6 150 圖 基于 AD9833 信號發生電路 外接有源晶體振蕩器的輸出送給 AD9833作為主頻時鐘， AT89C52 的 IO口采用主動工作方式，即用 SDATA口發送數據，為了與 AD9833的時序相配合， 單片機 的接口時鐘（ SCLK信號）方式選擇有延時的下降沿， FSYNC作為電路選通信號，此時對 AD9833進行 寫數據 ,就能得到需要的波形。 基于 OP07的方波電路如圖 。 32184U 7 AO P 0 7W A V E O U T+55 圖 基于 OP07 的方波電路 陜西理工學院畢業設計 第 6頁 共 50頁 使用比較 器可以將正弦波變成方波。首先給比較器設置一個基準電壓，在輸入的正弦波小于這個基準電壓時比較器輸出低電平，輸入的正弦波大于這個基準電壓時比較器輸出高電平，方波只需要高低電平，由于 DDS能夠產生三角波，所以用一個比較電路就能把三角波轉換成方波，由于頻率很高，一般的運放不能達到要求，所以采用高速的轉換運放芯片 OP07。 基于 12864液晶電路如圖 。 圖 基于 12864 液 晶電路 函數信號發生器參數很多，采用 1602顯示數據量少，而且不易觀察，所以采用 1286415C型號液晶， HS1286415C是一款帶中文字庫的液晶顯示模塊，該模塊是 128*64點陣的漢字圖形型液晶模塊，可顯示漢字及圖形，內置 8192個中文漢字、 128個字符及 64*256點陣顯示 RAM。可與 CPU直接接口，提供兩種界面來連接微處理器： 8位