畢業設計-基于fpga的多路信號采集器設計(文件)

　

【正文】 多路模擬開關 的主要用途是把多個模擬量參數分時地送入下游電路，完成多到一的轉換。這里就 詳細說明一下放大電路。 調 理 電 路調 理 電 路調 理 電 路采 樣 保 持采 樣 保 持采 樣 保 持A / D 轉 換 器A / D 轉 換 器A / D 轉 換 器F P G A 圖 分散采集式結構 結合 實際情況 ，考慮開發的難易也為了節省硬件資源，最后測量通道選取多路分時采集分時輸入。 模擬多路切換器調 理 電 路調 理 電 路調 理 電 路采 樣保 持A / D 轉換 器F P G A 圖 多路分時采集分時輸入結構 而如下圖 多路同步采集 分時輸入結構，能滿足對信號的同步采集。由于是多路信號采集，那么采樣保持器和 A/D 轉換器是共用同一套還是每一路信號一套，所以可分為集中式和分散式 [9]。%FS； 重復性 177。3mV； 滿量程輸出 VFS=100mV177。其 壓力傳感器種類有：水壓傳感器，水壓測控傳感器，水壓變送器，水壓測控變送器，水壓測控儀器，水管水壓傳感器，水管水壓測控傳感器，水管水壓變送器，水管水壓測控變送器，管道水壓傳感器，管道水壓測控傳感器，管道水 壓變送器，管道水壓測控變送器壓力傳感器。 長期穩定性能： ％ FS／年 。 環境溫度：常溫（ 20～ 85℃ ） 。 綜合精度： ％ FS、 ％ FS、 ％ FS、 ％ FS。 所以壓力傳感器就選取 佛山市浩捷電子儀器有限公司 的 PTJ204 壓力傳感器／變送器 。 壓阻效應 ： 當力作用于硅晶體時，晶體的晶格產生變形 ,使載流子從一個能谷向另一個能谷散射 ,引起載流子的遷移率發生變化，擾動了載流子縱向和橫向的平均量，從而使硅的電阻率發生變化。要獲得高分辨率的溫度測量結果，首先可用 DS18B20 提供的讀暫存寄存器指令（ BEH）讀出以 ℃為分辨率的溫度測量結果，然后切去測量結果中最低有效位（ LSB），得到所測實際溫度整數部分 “ T 整數 ” ，然后再用 BEH 指令讀取計數 器 1 的計數余值（即 M 剩余 ）和每度計數值（ M 每度 ），考慮到 DS18B20 測量溫度的整數部分以 ℃、 ℃為進位界限的關系 。當計數器 1 的預置值減到 0 時，溫度寄存器的值將加 1，計數器 1 的預置將重新被裝入，計數器 1 重新開始對低溫系數晶振產生的脈沖信號進行計數。 高速存儲器是一個 9 字節的存儲器，開始兩個字節包含被測溫度的數字量信息；第3~5 字節分別是 TH、 TL、配置寄存器的臨時拷貝，每一次上電復位時被刷新；第 6 字節未用，表現為全邏輯 1；第 8 字節位計數剩余值和每度計數值；第 9 字節讀出是前面所有 8 字節的 CRC 碼，可用來保證通信正確。高低溫報警觸發器 TH 和 TL、配置寄存器均由一個字節的E2PROM 組成，使用一個存儲器的功能命令可對 TH、 TL 或配置急寄存器寫入。 溫度傳感器可完成對溫度的測量，用 16 位符號擴展的二進制補碼讀數形式提供，以 ℃ /LSB 形式表達 。 DS18B20 主要有四部分組成： 64 位光刻 ROM、溫度傳感器、非揮發的溫度報警觸發裝器 TH 和 TL、配置寄存器。還有線性范圍、穩定性也得考慮，精度也是傳感器的一個重要的性能指標，選取要能滿足測 量 要 求 的精度等級即可 [9]。分辨率與傳感器的穩定性有負相相關性 ，且直接影響精度。當輸入變化值未超過某一數值時，傳感器的輸出不會發生變化，即傳感器對此輸入量的變化是分辨不出來 的。 漂移：傳感器的漂移是指在輸入量不變的情況下，傳感器輸出量隨著時間變化，次現象稱為漂移。提高靈敏度，可得到較高的測量精度。因為只有靈敏度高時與被測量變化對應的輸出信號的值才會比較大，有利于信號的處理。在實際工作中，為使儀表具有均勻刻度的讀數，常用一條擬合直線近似地代表實際的特性曲線、線性度（非線性誤差）就是這個近似程度的一個性能指標。 如：線性度、靈敏度、遲滯、漂移、頻率響應等。 (1) 根據測量對象與測量環境確定傳感器的類型 。使用混合工藝時，同樣可將部分電路制造在此基板上 ； 厚膜傳感器是利用相應材料的漿料，涂覆在陶瓷基片上制成的，基 片通常是 AL203 制成的，然后進行熱處理，使厚膜成形 ； 陶瓷傳感器采用標準的陶瓷工藝或其某種變種工藝 (溶膠 凝膠等 )生產。 按照其制造工藝，可以將傳感器區分為集成傳感器 ， 薄膜傳感器 ， 厚膜傳感器陶瓷傳感器 。化學傳感器包括那些以化學吸附、電化學反應等現象為因果關系的傳感器，被測信號量的微小變化也將轉換成電信號 。 內蒙古科技大學畢業設計說明書（畢業論文） 12 敏 感 元 件 轉 換 元 件 轉 換 電 路被 測 量電 量 圖 傳感器 組成框圖 然而傳感器是一門密集型技術，其原理各種個各樣，它與許多學科有關，種類繁多，分類方法也很多，目前廣泛采用的分類方法有如下幾種。 INPUT/GCLK1， INPUT/GCLRn， INPUT/OE1，INPUT/OE2 是全局時鐘、清零和輸出使能信號，這幾個信號有專用連線與器件中每個宏單元相連，信號到每個宏單元的延時相同并且延時最短 [21]。由于具有高達 250000 的門單元， FLEX10K 系列提供了密度、速度和集成整個系統。其組成部分主要有可編程輸入 /輸出單元、基本可編程邏輯單元、內嵌 SRAM、豐富的 布線資源、底層嵌入功能單元、內嵌專用單元等 [8]。當用戶通過原理圖或 HDL 語言描述了一個邏輯電路以后， CPLD/FPGA 開發軟件會自動計算邏輯電路的所有可能結果，并把真值表 (即結果 )事先寫入 RAM，這樣，每輸入一個信號進行邏輯運算就等于輸入一個地址進行查表，找出地址對應的內容，然后輸出即可。內嵌專用硬核是相對于前面的“底層嵌入功能單元”而言，不為大多數 FPGA 所包含的硬核?？伸`活的配置為單口 RAM ( SinglePort RAM, SPRAM )、雙口 RAM (Double Port RAM， DPRAM)、偽雙口 RAM ( PseudoDPRAM )， CAM ( Content Addressable Memory)和 FIFO ( First In First Out)等常用結構 [22]。目前大多數 FPGA的 I/O 單元被設計為可編程式，即通過軟件的靈活設置，可以匹配不同的電氣標準與 I/O物理特性。 在與上位機的通信中該系統用的是通用異步通信（ UART）， 對于本設計來說，實時存儲的數據 量不大，所以傳輸速度要求并不高， 況且 UART 接線簡單穩定性好，編程也易實現 。 針對不同傳感器對 調理電路 要求不一樣 ，本系統 也為選擇的壓力和液位傳感器設計 調理 電路，并將在在后續的章節中 介紹。 測量通道。 控制器。系統的采集信號詳細信息如表 所示。但在實際數據內蒙古科技大學畢業設計說明書（畢業論文） 7 采集系統中，采樣的頻率一般是幾倍、十幾倍或幾十倍于 截止頻率。 自 然界中，需要獲取的信號絕大部分是時間上和幅值上連續變化的模擬量，而機器能識別的信號 是離散的數字量，于是很自然就牽涉到信號的提取和轉換。信息的傳遞要伴隨能量的傳遞，信息在傳遞過程中的物理表現形式就是信號 “ 00~11” 。 信息論基礎 。它們各自的特點如下：標準串行口或并行口應用開發比較簡單，即硬件電路和編程簡單但是數據傳輸速率較低； PCI 總線數據傳輸速率高，可以達到IGbps， 但是硬件設計和驅動開發難度較大， PCI 卡的尺寸面積限制了 I/O 接口的擴展，不能在筆記本電腦或便攜式 PC 上安裝，而且驅動程序安裝使用不方便；目前流行的內蒙古科技大學畢業設計說明書（畢業論文） 6 傳輸協議的傳輸速率最高 可 達 480Mbps，而且其接口簡單、便攜、可熱插拔的優點 然而用硬件描述語言來開發的難度太大 。利用 EDA 工具進行設計、 綜合和驗證，加速了設計過程，降低了開發風險，縮短了開發周期，效率高，而且更能適應市場。 DSP 雖然運算速度快，擅長處理密集的乘加運算，但很難完成外圍的復雜硬件邏輯控制 [5]。這 需要結合各個模擬傳感器輸出的信號的特點和系統各項指標選擇合適的調理電路、 A/D 轉換 、信號處理器和顯示模塊等。第 5 章 ，主要講 系統調 試 ，記錄了程序 下載和調試的過程及 結果 ，并作了簡單分析 。第 2 章 ，通過對信號采集和 處理中涉及的信號、測量控制通道、通信接口等各部分綜合分析，確定本系統的總體方案，并給出系統總體結構框圖 ， 為后續設計做準備。 那么采 樣保持選用的通用型器件 LF398，其響應速度快精度高， A/D 轉換器則采用 TLC5510 高速轉換器 為 8 位輸出， 而數字信號則直接讀入 FPGA 經處理 輸出到 LCD1602 上顯示，并保存到上位機上。 工作原理 ： 系統 在軟件的支持下 通過 FPGA 的 I/O 口產生譯碼地址 來控制多路模擬開關 按一定的時間周期選通電路 出入信號 ， 并用 周期 更長的時鐘來控制 采樣保持器和A/D 轉換器， 以實現 循環讀入數據并且實時顯示數據（ 該系統 借助 LCD），最后通過通用異步收發器 UART（ Universal Asynchronous Receiver Transmitter） 往 PC 機 實時存入數據，且 要求歷史數據 可 被查詢 。我國的 FPGA 技術起步相對較晚，但進入 21 世紀后 ,發展非常迅速。而且由于 FPGA 芯片生 產廠商對本廠生產芯片性能上的了解 ， 設計的處理器可以最大限度的發揮芯片的性能。用 FPGA 實現 32 階 8 位 FIR 濾波器的處理速度為 105MSPS 時，用 DSP 芯片實現的濾波器要達到相當速度，則需要指令執行速度為3360MIPS。 以對 A/D 進行數據采樣控制為例，采樣周期包括對 A/D 工作時序的控制和將每一次獲得的數據存入 RAM(或 FIFO)中。 然而相對高速 且 性能能 良 好的 FPGA， 則無論是單片機或是 DSP 都有一些不足。所以借做多路數據采集器的系統設計的機會，選擇 FPGA 作為控制器，并借此機會來系統地學習、學好 FPGA。單片機程序是串行執行的，執行完一條才能執行下一條，在處理突發事件時只能調用有限的中斷資源，而 FPGA不同邏輯可以并行執行，可以同時處理不同的任務，這就使得 FPGA 工作更有效率。 FPGA 管腳多，容易實現大規模系統 ?？删幊踢壿嬈骷⒗^續向著更高密度和更大容量方向邁進 [1]。它允許電路設計者利用基于計算機的開發平臺，經過設計輸入、仿真、測試和驗證，實現預期的結果。 20 世紀 80 年代起步的 FPGA(Field Programmable Gate Array)，現場可編程門陣列 )技術近年來發展非常迅速，并廣泛應用于通信、自動控制、儀器儀表、信息處理等諸多領域 [1]。在硬件方面，介紹了傳感器、測量通道、 FPGA 芯片的結構原理 和性能。 本文試圖設計一種多 路的基于 FPGA 的信號采集器。然而，自然中的信號各種各樣， 環境復雜 ，并且控制器對信號的要求亦各不相同，這些都使得信號采集一直以來都是技術難點。 本文首先介紹了信號采集技術的最新動態， 然后比較傳統的器件提出系統的總體方案設計。 關鍵詞： 多路 信號 采集； FPGA； A/D 轉換； VHDL 內蒙古科技大學畢業設計說明書（畢業論文） II The Design of Mutichannel Signal Collector based on FPGA Abstract Signal acquisition is the hub between the signal and the controller, The quality of the signal collected and the speed will seriously affect the quality , there are various signal in nature, plex environment, and demanding control of the signal varies, All makes signal acquisition has been the technical difficulties. This paper attempts to design a multi、 FPGAbased signal acquisition device. With traditional data acquisition system to a microcontroller or DSP as a controller, FPGA has high integration, the strong ability to achieve logic,fast and good design flexibility and so on. Especially in the parallel signal processing advantages than the DSP. In signal processing, often require multiple signal acquisition an