基于veriloghdl及aes加密電路設計-免費閱讀

　　

【正文】 其次還要感謝陳煥駒同學，由于我們的課題都是關于AES加密算法，畢設過程中遇到好多問題，都是在相互討論中才得以解決的。AES是經過長期的實踐經驗檢驗的現今最高的加密標準。所有的這一切都是信息化時代最鮮明的標志，與此同時，數據的安全性越來越被人們重視，不能保證數據的安全，信息化就只能舉步維艱。得益于Synopsys的兩項新技術（PhySiSys和Milkyway DUO結構），Astro擁有優秀的優化及布局布線能力。AES 1AES 2激 勵算法轉換檢 查 輸 出 結 果圖314 Testbench驗證原理圖圖315 Testbench仿真波形第4章 AES加密系統的綜合與布局布線 綜合及布線開發工具的介紹 Synopsys DC Design Compile，簡稱DC，它是synopsys的綜合軟件和優化工具，它能夠把寄存器(RTL)級的代碼轉化為門級網表。非并行擴展：子密鑰生成和輪運算過程是不同步的，密鑰擴展模塊單獨運行，并將生成的各輪子密鑰進行存儲，然后供各輪加解密運算使用。MixColumns是列的變換，它包括word_mixcolumn模塊，然而每個word_mixcolumn又包括4個byte_mixcolumn。AES加密電路仿真波形如圖33所示。相比較于其它仿真軟件，Modelsim只靠著一個內核就可以同時兼容VHDL、Verilog HDL兩種語言的仿真，這一優勢可謂獨樹一幟，無人能及。第3章 AES 算法模塊的設計及仿真 開發環境介紹 硬件描述語言(HDL)介紹硬件描述語言即Hardware Description Language，簡稱HDL。解密過程中，對字節代換、行移位變換和列混淆變換，它們分別使用相對應的逆函數。 4) 輸出反饋模式（OFB）輸出反饋模式相較于CFB，變塊密碼為流密碼就是輸出反饋模式最大的特點，其它基本與CFB模式相仿。由于篇幅有限，本文只對以上幾種工作模式作簡要說明。這種輪密鑰用于加密或解密的數據轉換是動態計算。字節替換計算也是KeyScheduling計算過程所需的關鍵。 , ()()上圖左側的元素在上面的矩陣中表示最低有效位。這種方法既吸引了()的技術，又和()中的許多有用的想法相一致。根據Rijndael,AES應用了多項式。它由兩個子轉換組成。因此，多項式和的乘積表示為模約化多項式下多項式的代數乘積[7]。 ， ()由式（）我們可以看出，以一個8位的數據為例。結構非常簡單，便于分析。分組密碼的設計思想就是把密鑰擴展算法從加密算法的整體中分割出來，密鑰的擴展不收加密算法的影響。[7]對比這兩種實方法的優缺點如表11所示。在完成基本設計后，使用SYNOPSYS的DC和ASTRO進行綜合以及自動布圖設計，最后利用CADENCE進行模擬和驗證。因此，新的加密算法的升級換代迫在眉睫。1976年，在美國斯坦福大學這個自由的學術天堂，Diffie和 Hellman提出了具有建設性意義的公鑰密碼的思想，時至今日，公鑰密碼早已經早已傳遍大江南北，在全球范圍內廣泛流傳，大量的應用使其不斷發展，這過程中公鑰密碼又得到了長足的發展，并向下衍生出許多版本，RSA和Rabin體制、DiffieHellman 和ElGamal體制等等。為了使用戶的數據得到保護，運用高效的算法和協議對數據進行加密和認證的技術被稱為密碼編碼技術，相反，通過分析算法和協議，進行各種攻擊從而達到破解密碼的目的的行為稱為密碼分析技術。加密技術不僅局限于計算機范疇，現在已經涉及到生物醫療、國防、航天等等領域。其次，本文將AES加密電路進行了模塊劃分，就Verilog HDL描述及Modelsim仿真作了一一介紹。如論文涉及任何知識產權糾紛，本人將承擔一切責任。課題完成過程中的主要內容包括AES加密算法的原理分析和優化設計，以及后續的硬件實現。 Verilog HDL 。AES設計目的就是用于取代漸漸過時的DES以及其升級版本3DES，進入21世紀后，AES算法開始走向成熟，被廣泛地應用于各個不同領域，其實用性、安全性的強悍不容置疑。根據加、解密過程是否使用相同的密鑰，又能夠將傳統加密技術往下細分成私鑰和公鑰體制，即對稱和非對稱密碼體制。硬件技術飛速發展，網絡傳輸速率空前，數據交換越來越頻繁，且數據的位寬也越來越長，DES的淘汰落伍似乎已成定局，DES最致命的缺陷就是密鑰長度太短，56位的密鑰長度已經不能勝任許多應用。因此，該課題的首要任務就是對先前已有的AES算法進行研究學習，然后再根據自己預期的功能需求對AES算法進行優化設計，包括S盒優化、列混合變換優化及AES流水線結構優化等。硬件實現方式：優點：可以方便地設計并行處理以提高運行速度，安全性能可靠。第2章 AES算法的原理研究 分組密碼的研究分組密碼、序列密碼都屬于對稱密碼的范疇。SP和Feistel結構分別如圖22(a)(b)所示。在公式中m表示階，p則代表特征值。二進制計算式：101001110001010 = 00101001多項式計算式： ()2）有限域上多項式的乘法運算 多項式的乘法關于多項式的加法滿足分配律、交換律和結合律，單位元為。3）有限域上多項式的四字節運算 有限域中四字節表示為次數小于4的多項式。然而當硬件大小受到限制或者出現不能合并的ROM的時候,反演硬件就顯得相當有必要性。利用復合材料的使用領域設計的低功耗Sbox轉換。因此變換和逆變換矩陣是很重要的。由可以推導出： () () () ()本文闡述了這種方法的擴展數量管道狀態選項SBox設計。表21 SBOX2) 行移位變換ShiftRows 行移位變換就是以字節為單位對數據進行循環移動，這種變換是線性的，它其實就是SP網絡結構中S層的組成部分，主要作用是混淆明文與密鑰。確保AES能勝任各行各業的加密需求。 3) 密碼反饋模式（CFB）密碼反饋模式，初始向量位于一串數據的最高位，加密完成后最前面的8比特與明文最初8比特進行異或運算，生成密文最初8比特。AES 的算法結構非常簡單，以一個明文分組長度為128bit，輪數為10的加、解密整體結構為例。此外，本章章首還對分組密碼以及分組密碼的兩種主要結構進行了介紹，雖說不很詳盡，但是也簡要概括了分組密碼的結構流程和工作模式。它們一般面向特定的領域、針對特定的應用、采用特定的層次，訂制程度高，但是由于彼此之間缺乏相應的通用標準，因而基本不能跨領域通用。Control模塊控制電路選擇加密或解密模塊實現不同的功能。位變換（SubBytes）模塊仿真波形如圖36所示。在AES算法中，初始密鑰通過密鑰擴展模塊進行變換，從而產生每一輪加密運算中所需要的輪密碼。000100001010011clkresetstart_ilast_key_i[127...0]round_i[3...0]sbox_data_i[7...0]ready_osbox_access_osbox_data_o[7...0]sbox_decrypt_onew_key_o[127...0] 圖311 keysched模塊狀態機 圖312 keysched模塊外部接口圖313 keysched模塊仿真波形 加密模塊Testbench設計該模塊的目的就是驗證在給予AES加密模塊相同的明文、完全一致的密鑰時，輸出結果是否相同。 在使用synopsys DC進行綜合時，工藝庫，目標庫，標志庫等參數是必不可少的，DC工具在工作時就是根據這些參數來確定所使用的相關算法及優化方案的。圖41 DC綜合后門級電路圖圖42 AES門級電路1圖43 AES門級電路2圖44 AES門級電路3如圖4447所示，為DC過程生成的報告。然后用Verilog HDL語言分別對其進行描述，并通過Modelsim 仿真工具完成仿真驗證。總是在即將失去的時候