畢業設計-基于單片機的信號源設計-免費閱讀

　　

【正文】 //向 AD9851 輸出 w、 fm 的數據 } “復位”子程序運行后，不但 是 AT89S52 中變量寄存器的所有數值全部清零，顯示電路也無顯示，同時 AD9851 無信號輸出（輸出頻率相位為 0）。 dis7[j]=0。 i=0。 } 在程序運行時，不但在存儲寄存器中刪除了上一個輸入錯誤的數值，同時調用“顯示”子程序（“ display()”），也在顯示電路中刪除了上一個輸入錯誤的數值。 i=0。 } display()。 4． 2． 6 相位運算子程序的設計 當輸入的數值是要求的相位數據時，數值輸入后必須按下“相位”鍵，啟動相位運算子程序。 4． 2． 5 頻率運算子程序的設計 當頻率數值和頻率單位輸入完畢，就要按下頻率按鍵（ FRE），啟動頻率運算子程序。 “ KHz”頻率單位運算子程序如下： khz( ) { p24=1。zij。 for(z=0。j++) { temp=1。 display()。“ i”用作記錄被按下的鍵是第幾次被按下， x[i]是全局定義的鍵值存儲單元，是數組變量，存儲被按鍵的鍵值。程序流程圖如圖41。}//mhz case 0x7fbf:{ok()。}//FRE case 0xf7bf:{fre6()。}//0 case 0xefef:{drop()。}//PHASE case 0xfeef:{seven()。}//4 case 0xefdf:{five()。 switch(keytemp) { case 0xfedf:{one()。 if(keytemp!=0xff) { delay(150)。 在數據傳送過程中，分別對 P P21 和 P27賦予不同的值（ 0或 1）以模擬W_CLK（字輸入時鐘信號）和 FQ_UD（頻率更新控制信號）等信號的變化過程（詳見圖 27 控制字時序圖）。aaa++)//向 AD9851 送 40位數據 { P0=w[aaa]。 g=g8。 w[0]=w0。由圖可看出，頻率顯示是靜態顯示電路原理設計，由 AT89S52 的 引腳一次輸出 6╳ 8位串行頻率數據來完成頻率數值顯示的任務。如圖 35所示。而各位的公共陽極或公共陰極則分別由相應的I/O 口線控制，實現各位形成段的分時選通，即同一時刻只有被選通位是能顯示相應的字符，而其他所有位都是熄滅的。 3． 3 顯示電路 鍵盤和 LED（ Light Emitting Diode）顯示器是單片機應用系統中實現人機話的一種基本方式。 3． 2． 2 鍵盤電路的硬件設計 根據鍵盤電路設計方案中的按鍵功能分配，按鍵輸入電路至少需要 21 個按鍵，因此由 AT89S52 和 AD9851 組成的程控信號源電路設計的 I/O 口分配情況，可選擇 4╳ 8的矩陣式鍵盤輸入方式（如圖 33所示）。 8．按“ Clear”鍵時，將 AT89S52 中存儲的數據（數字鍵值存儲單元、相位值存儲單元、頻率值存儲單元和相位值存儲單元）全部“清零”，同時使“頻率顯示”為 0。 4．按“ Hz”鍵時，將 AT89S52 中存儲的頻率數據（數字鍵值 存儲單元）按“ Hz”運算格式（╳ 1）運算，轉換成二進制數值后，將處理后的數據放入 AT89S52中指定頻率值存儲單元，并將數據（數字鍵值）存儲單元數據“清零”。在使用按鍵數量不多的單片微機中，常使用這種獨立式鍵盤。 如此重復 5次， W0～ W4 五組數據全部進入了 AD9851 的數據輸入寄存器。 3． 1． 1 控制電路的硬件連接 控制電路的硬件連接如圖 3— 1所示。 （ 4） XTAL1和 XTAL2—— XTAL1是片內振蕩器反相放大器和時鐘發生器的輸 入端，XTAL2 是片內振蕩器反相放大器的輸出端。 （ 2） 外部程序存儲器讀選通，低電平有效。 P3口為可用作通用 I/O 口，每個引腳可驅動 4 個 TTL 負載。 在編程和校驗期間， P1 口可輸入低字節地址。 當用作通用 I/O 口時，每個引腳可驅動 8 個 TTL 負載；當用作輸入時，每個端口首先置 1。 AT89S 系列單片機和 MCS— 51系列單片機在內部功能、引腳以及指令系統方面完全兼容。剩余 32 位是頻率控制字，用來對頻率進行調制。 17． RESET：主復位端。內部比較器的互補 CMOS 邏輯正電平輸出。數模轉換器和高速比較器的模擬接地端。 3． PVCC： 6倍參考時鐘乘法器正電源電壓引腳。電源設置有休眠狀態，在該狀態下，功率為 4mW； 4．接口電路簡單，可用 8位并行口或串行口直接輸入頻率、相位控制字； 5．內含 6 倍頻參考時鐘乘法器，可避免對外部高速參考時鐘振蕩器的需求，減小了外部頻率源過高而可能產生的相位噪聲。 2． 2． 1 AD9851 的內部結構 AD9851 是 AD公司采用先進的 DDS 技術生產的具有高集成度的 DDS 芯片，它是采用 28 腳 SOP表面封裝的超大規模 DDS 集成芯片。 f0處的非諧波分量，幅值包絡為辛格函數。 5．波形存儲器 用相位累加器輸出的數據作為波形存儲器的取樣地址，進行波形的相位 — 幅值轉換，即可在給定的時間上確定輸出波形的抽樣幅值。每來一個時鐘脈沖 fc，加法器將頻率控制字 K和寄存器輸出的累加相位數據相加，再把相加后的結果送至寄存器的數據輸入端。相位累加器在時鐘 fC 的控制下以步長 K 作累加，輸出的 N 位二進制碼與相位控制字 P、波形控制字 W相加后作為波形 ROM 的地址，對波形 ROM 進行尋址，波形 ROM 輸出 D位的幅度碼 S（ n）經 D/A 轉換器變成階梯波 S（ t），再經過低通濾波器平滑后就可以得到合成的信號波形。 第二章 DDS 原理及其實現 頻率合成信號發生器是科研、通信系統、教學實驗以及各種電子測量技術中一種信號源。 因此，研制開發 DDS 技術信號發生器的功能要遠遠超過傳統函數發生器。由于 DDS 器件生成的所有的波形都是以數字方式生成，因此函數發生器中的調制功能、掃描功能和突發生成功能都受到數字控制，并可以以非常高的精度進行設置。在其它高精度測量實驗室中，將通過在每個工作臺上探測 10 MHz標準頻率參考信號，以實現這一目的。自第一部正弦波發生器問世以來，函數發生器的設計已經發生了多次演進，在當前數字領域中，大多數新型函數發生器正采用直接數字合成 (DDS)技術。 輸出頻率變換時間短：整片 DDS 合成器的瀕臨變換時間主要是 DDS 的數字處理延遲，通常為幾十個 ns（ AD9850 最小 43ns）。 DDS 系統一個顯著的特點就是在數字處理器的控制下能夠精確而快速地處理頻率和相位。隨著各種頻率合成器和頻率合成方案的出現，頻率合成技術得到了不斷的發展。并對鍵盤控制電路、頻率顯示電路、 AT89S52 對 AD9851 的數據傳送的具體軟件實現程序進行了描述。 從信號源的硬件實驗設計來看，其工作可靠、效率良好，而且切換頻率速度快，既滿足了輸出波形高穩定度、高精度、高分辨率的要求，又有價格低廉、體積小的特點， AD9851 芯片輸出頻率可達幾十兆赫茲。 1． 1 DDS 技術概述 1971 年 3 月美國學者 ， 和 首次提出了直接數字頻率合成（ DDS___Direct Digital Synthesis）技術。除此之外， DDS 的固有特性還有：相當好的頻率和相位分辨率（頻率的可控范圍達 uHz 級，相位控制小于 176。 調頻范圍大：整片的 DDS 合成器是不受穩定性的影響的，在整個 Nyquist頻率范圍內是可調的。DDS 在大部分操作中使用數字電路，從而提供了數字操作擁有的許多優勢。根據數字電路的特點， DDS 電路可以鎖定在這一頻率，從 而提供與參考標準一樣精確的信號。不僅可以精確地設置 /改變頻率和定時，還可以精確地設置 /改變相位和幅度。對稱性可變的波形現在已是標配功能，另外還可以內置各種不常見的波形，如指數上升和下降型波形或正弦脈沖型波形等。目前國內低頻信號源通常采用電橋 /振蕩器的方法，不受控、且精度比較差，一般穩定性在 104量級。合成的信號波形形狀取決于波形 ROM 中存儲的幅度碼，因此用 DDS 可以產生任意波形。寄存器將加法器在上一個時鐘作用后產生的相位數據反饋到加法器的輸入端；以使加法器在下一個時鐘作用下繼續和頻率控制字進行相加。 N位的尋址 ROM相當于把 0176。因此，為了取出主頻 f0，必須在 D/A 轉換器的輸出端接入截止頻率為 fc/2 的低通濾波器。它將 32 位相位累加器，正弦函數功能查詢表， D/A 變換器以及調制、控制電路等集成到一起，它的時鐘頻率可達 180MHz，輸出信號頻率可達 70MHz，分辨率為 。 6．頻帶寬，正常輸出工作頻率范圍應為 0～ 72MHz； 7．頻率分辨率高，其創新式高速 DDS 碼可接收 32 位調頻字，使得它在 180MHz系統時鐘下輸出頻率的精度可達 ； 8．相位可調，可接收來自單片機的 5位頻率控制字； 9．內置高性能的 10b數模轉換器。 4． W_CLK：字輸入時鐘端。 8． A VDD：模擬電源，接＋ 5V 電壓。 12． VINN：負電平輸入端。高電平有效。 并行方式輸入控制字的時序圖如圖 27 所示（在圖中， TCD：頻率更新后參考時鐘延遲； TDS：數據設置時間； TDH：數據裝入時間； TFH：頻率更新控制信號高電平有效時間；）通過 8 位總線 D0～ D7 可將數據輸入到寄存器，在重復 5次之后再在 FQ_UD上升沿把 40位數據從輸入寄存器裝入到頻率 /相位數據寄存器（更新 DDS 輸出頻率 和相位），同時把地址指針復位到第一個輸入寄存器。由于 AT89S 系列單片機繼承了MCS— 51 的原有功能，內部含有大容量的 Flash 存儲器，又增加了新的功能，如看門狗定時器 WDT、 ISP 及 SPI 串行接口技術等，因此在電子產品開發及智能化儀器儀表中有著廣泛的應用，是目前取代 MCS— 51 系列單片機的主流芯片之一。 P0 口也可用做訪問片外數據存儲器和程序存儲器時的第 8 位地址 /數據總線的復位口，這種情況下， P0 口內含上拉電阻。 3． P2 口 —— 8位、雙向 I/O 口，內部具有上拉電阻。當用作輸入時，先將 P3口各位置 1，若外部負載將 P3 口拉低，則經過上拉電阻向外輸出電流。 當 AT89S52 執行片外程序存儲器的指令代碼時。 AT89S52 的振蕩器有兩種組成方 式：片內振蕩器和片外振蕩器。 40 位頻率 /相位控制字（如上一章表 21所示用 W0、 W W W3和 W4 表示）是 AT89S52 的 P0口的 8個引腳（ ～ ）分別和 AD9851 的 8位數據輸入端口 (D0~D7)相連，由 AT89S52 經 P0口分 5 次傳送； AD9851 的 7腳（ W_CLK，字輸入時鐘端）和 AT89S52 P2 口的引腳 相連，由 AT89S52 經 引腳控制 AD9851 數據傳送的字輸入時鐘信號（ W_CLK）。這時再將 AT89S52 的 引腳電壓置為高電平“ 1”，模擬成圖 27 所示的一個頻率更新控制信號脈沖（ FQ_UD），經過這個脈沖之后 W0～ W4 五組數據經數據輸入寄存器進入頻率 /相位寄存器，刷新頻率 /相位寄存器中原有的值，并由 AD9851的 21 腳輸出由 W0～ W4 決定頻率和相位的正弦波。 矩陣式鍵盤的連接電路如圖 32 所示，若有四根行線、四根列線，則構成 4╳ 4 矩陣鍵盤，最多可定義 16個按鍵功能。同時使“ Hz 顯示燈”為“亮”。使“ Hz、 KHz、 MHz”顯示燈為“ 0”（滅）。 圖 33 4╳ 8 的矩陣式鍵盤的硬件連接圖 把 AT89S52 的 I/O 口中 ～ 四個引腳作為矩陣式鍵盤的四個行線輸入口 ,把 I/O 口中 ～ 八個引腳作為矩陣式鍵盤的八個列線輸出口 ,四個行線的另一端經過一個 4╳ 10KΩ的阻排連接 +5V 電源。 發光二極管一般為砷化鎵半導體二極管，在發光二極管兩端加上正向電壓則發光二極管發光。由于人眼有視覺暫留 現象，只要每位顯示間隔足夠短，則會造成多位同時點亮的假象。 圖 35 頻率顯示電路設計 74HC164 是 8 位串行輸入并行輸出的移位寄存器（如圖 36 所示）， A、 B 為串行數據輸入端， QA～ QH為并行數據輸出端， CLK 為同步時鐘輸入端， CLR 為清除端。 因為 AD9851 產生的正弦波最大輸出頻率輸出可達 70MHz，分辨率為 ，如果只用 6個數碼管表示輸出頻率的赫茲數值是不完全夠的，所以在 6個數碼管的基礎上又加入三個發光二極管指示燈，把輸出頻率數值分成三檔（ Hz、 K Hz、M Hz），三個發光二極管分別代表輸出頻率數值的單位（ Hz、 K Hz、 M Hz），哪個發光二極管“亮”就代表輸出頻率數值的單位是哪個。 g=fm。//循環右移 8位 //g=_crol_(g,24)。 p21=1。 4． 2 鍵盤控制電路的程序設計 在 AT89S52 控制 AD9851 的電路設計系統中，鍵盤控制電路采用 4╳ 8的矩陣式鍵盤控制方式 ,鍵盤中各個按鍵的定義功能在第三章也有詳細的說明，不再詳述。//消除按鍵抖動 if(ke