基于veriloghdl及aes加密電路設計-文庫吧在線文庫

　　

【正文】 ()如在有限域中，16進制數 {57} 和 {83} 所表示的多項式的乘積可以用16 進制數 {C1} 表示。每個字節的乘法逆元素運算： ()仿射變換（這個步驟執行）： () 加密過程 解密過程添加常數,是為了防止Sbox沒有定點,或沒有相反的定點。大部分的作者和設計工程師都認為的計算是相當復雜的。沒有必要進一步分解復合場最低的地場。因為總數據字節比較小，反演使用直接映射真值表的方法，在消耗較少的資源下查找數據。然而只有32位:4字節替換8位的需求。5）密鑰擴展（ExpendedKey）AES加密算法是十輪迭代型分組密碼算法，密鑰擴展和加、解密過程是分開的，因此密鑰擴展在整個加密算法中就顯得尤為重要，密鑰擴展主要是由密鑰分組的位寬以及迭代輪數決定的，主要負責為加密或解密算法提供各輪運算所需要的密鑰。由于AES加密算法的特性，決定了電子密碼本模式只能在明文分組較少的實例中擁有良好表現，一旦碰到分組數量較多且重復率較高的情況，ECB模式速度快的優勢就無法彌補其安全隱患的缺陷了。 AES算法的整體結構 AES加密算法為替代/置換（SP）型網絡結構，輪變換的輪函數由以下三層組成：①S層（非線性層）：由字節代換函數（SubBytes）組成，進行非線性S 盒變換，起混淆作用，確保達到掩蓋明文、密文、密鑰關系的目的。事實上AES的加密過程和解密過程相類似，加密過程是正運算，解密過程就是相應的逆運算。它不僅用于描述已有的電路，還可通過對預期功能的描述達到設計電路的目的。個性化的圖形界面以及可自由配置的用戶接口等因素都讓Modelsim成為仿真軟件的首選。另外，與AES其它模塊一樣，位變換是可逆的。另外，由于shiftrows模塊是一個簡單的以字節為單位的循環移動過程，所以該模塊可以在列混合變換模塊中體現，從而節省空間，提高運算效率。同時解密過程還需要與之匹配的解密密鑰的擴展電路，這就造成了一定的資源浪費。轉譯是軟件根據預設自動地將硬件描述語言翻譯成與其相對應的功能模塊（包括模塊之間的拓撲結構）的過程。DesignCompiler可以針對層次化的組合電路或者時序電路的速度、面積和可布性進行優化，按照所定義的電路的測量特征所達到的目標，DC綜合一個電路并將其放入目標庫，這樣可以生成適用于計算機輔助設計工程（CAE）工具的原理圖或網表。并用ASIC方法實現AES加密電路。密碼學的研究從來沒有停止，隨著時間的推進，技術的發展，相信未來密碼學會有新的突破。參考文獻[1] 集成電路CAD與實踐，李冰編著，電子工業出版社，2009[2] AES算法的安全性分析及其優化改進，賈旭，吉林大學，2010[3] 基于VERILOG的AES加密算法的實現，虞歡，東南大學[4] AES算法原理及其實現，何明星，西南交通大學計算機與通信工程學院，林昊，四川工 業學院計算機科學與工程系[5] Thongkhome, K. 。感慨過后，還是重回到本篇論文，就好像一場青春舞臺劇臨近結束時，總要獻上一段謝幕詞一樣，在此首先要感謝畢設的責任導師王剛老師，王老師工作認真，理論知識淵博，他嚴謹的指導方式都讓我受益匪淺。最后利用Synopsys DC和Astro分別完成AES加密電路的綜合和布局布線工作，得到最終的AES加密電路的版圖。 圖45 面積報告 圖46 規則約束報告 圖47 時序報告 Astro版圖生成流程一、準備 ；二、布局規劃 ；三、布局 ，同時進行第一次優化 ；四、時鐘和綜合 ；五、布線 ； Astro生成的版圖如圖48所示，為AES加密電路的最終版圖。 Synopsys Astro Synopsys Astro是一個優化、布局、布線的設計環境，它是為超深亞微米（UDSM）IC設計訂制的。驗證過程的原理如圖314所示。密鑰的擴展根據擴展時序又能夠被分成非并行擴展和并行擴展。S盒模塊（Sbox）仿真波形如圖37所示。其總體架構如圖31所示。最終，VHDL和VerilogHDL在優勝劣汰中生存了下來，并先后成為IEEE標準。全方位地闡述了AES算法的工作原理。對加密和解密操作，算法從輪密鑰加開始，接下來執行9輪迭代運算，每一輪都包含字節代換、行移位、列混淆、輪密相加這四個階段的代換，最后1輪運算只包含字節代換、行移位、輪密相加這三個階段。然后將該8比特的數據移動到隊列的最后，其它位依次左移動8個比特。 事實上，工作模式的問世要遠遠早于AES，要上溯到19世紀80年代。3) 列混合變換MixColoumns 列混合變換屬于代替變換,列混合運算表達式為：4）密鑰加法（AddRoundKey）密鑰加法KeyScheduling擴展初始128位密碼鍵生成圓鍵。圖1所示的128位數據路徑是4個32位的數據路徑。元素可以被映射到元素，利用多項式表示元素，其中是初始的不可約多項式。元素中定義的映射。這種情況下，主要問題是如何實現高效Sbox。它的加法運算與一字節相同，通過各系數的異或運算來實現。選取一個L次多項式，稱其為約化多項式。在AES加密算法中，最常用的特征值是2。LiRiFKiLi+1Ri+1輪 輸 入S 層輪 輸 出P 層子密鑰 (a) (b)圖22：網絡結構由于AES算法使用的結構類型是SP，因此，本文著重介紹SP網絡結構。現階段由于技術的發展，密碼的位寬越來越寬，由開始的56位，到現在的128位可擴展密鑰，分組密碼的優于序列密碼的趨勢已初現端倪。 缺點：設計成本較高，且開發相對困難，靈活性不佳。接下來就是AES算法的實現了。因此，后續曾經出現過DES的升級版本，叫做三重DES。加、解密過程中使用的密鑰相同的密碼體制稱為公鑰密碼，這種加密算法往往由復雜的非線性變換組成，在商業領域廣泛應用。緒論部分我將著重介紹國內外加密算法以及數據加密標準的研究現狀，對課題主演研究的內容作簡要概括，并對比軟硬件實現方式的優缺點，在此基礎上介紹設計流程。 Modelsim .目 錄第一章 緒論 1 課題研究背景及意義 1 研究現狀 1 國內外加密算法的研究現狀 1 數據加密標準的研究現狀 1 課題主要研究內容 2 設計流程的介紹 2 軟硬件實現方式的介紹 2第二章 AES算法的原理研究 4 分組密碼的研究 4 AES 加密算法的數學理論 5 含有有限個元素的域 5 有限域上的多項式及運算 5 輪變換與密鑰擴展 7 AES 加密算法工作模式 10 AES算法的整體結構 10 本章總結 12第三章 AES 算法模塊的設計及仿真 13 開發環境介紹 13 硬件描述語言(HDL)介紹 13 Modelsim仿真軟件 13 AES 加密模塊總體架構 13 位變換模塊設計SubBytes及Sbox 15 列混合變換模塊設計MixColumns 16 密鑰擴展模塊設計keysched 17 加密模塊Testbench設計 18第四章 AES加密系統的綜合與布局布線 20 綜合及布線開發工具的介紹 20 Synopsys DC 20 Synopsys Astro 20 綜合和布局布線 20 過程概述 20 DC生成的門級電路和報告 20 Astro版圖生成流程 23 Astro生成的版圖 23第五章 總結與展望 25 全文總結 25 展望 25致 謝 26參考文獻 27II東南大學成賢學院畢業論文第1章 緒論 課題研究背景及意義在我們工作和生活的當今社會中，信息技術飛速地發展，個人數據的安全性日益被人們重視，網絡信息安全這個名詞逐漸進入人們的眼球。設計AES加密電路的核心就是AES加密算法的實現。畢業設計報告(論文) 基于Verilog HDL的AES加密電路設計 所屬系 電子工程系 專 業 電子科學與技術 學 號