[計算機硬件及網絡]計算機組成原理chp-文庫吧在線文庫

　　

【正文】 接映象， Cache中有 16個塊，訪問主存進行連續讀操作的塊地址流序列為： 1100110(66H)， 1111010(7AH)， 1100010(62H)， 1010010(52H)， 1111010(7AH)， 0100110(26H)， 0001010(0AH)， 1010010(52H) ， 求連續訪問主存后 Cache的映像情況，設初始Cache為空。即按虛存空間編址。表中主要記錄著虛地址所對應的實地址，并包含一些有關頁面的控制信息。 在虛存管理中，可采用段式、頁式、段頁式管理方法。 近期最少使用（ LRU）算法：把一組中近期最少使用的字塊替換出去。 在直接映像方式下，主存中的塊號被分為兩部分， 6位的組號和 9位的塊號，則這個主存塊號科寫成如下格式： 110111， 101000111 37H組， 147H塊 即這個主存塊映像到 Cache中第 147H塊中塊中； 而塊內的字節號是 11000 18H=24，塊內第 24字節，也就是 24B/4B=6，第六個字。 2. 寫出主存地址格式。主存中的各組與 cache的組號間有固定的映射關系，但可以自由映射到對應的 cache組中的任何一塊。 （塊 c位）（塊內字 b位） 79 直接映射的一個示例圖 主存地址組成： n（ 24）＝ t（ 8）＋ s（ 14）＋ w（ 2） (c) (b) 80 2．全相聯地址映射（ fully associative mapping） 全相聯地址映射是指主存中的每一塊都可以映射到 cache的任何一塊位置上，如圖所示。 直接映射是最簡單的映射方式，它將每個主存塊固定地映射到某個Cache行。實現方法是：將主存和 cache都分為大小相等的若干塊（或稱頁、行），每塊的大小為 2b 個字節，通常為 29 （ 512B）， 210（ 1 024B）或 2112 048B）等，以塊為單位進行映射。 71 塊標記 Cache塊號（ c位） 塊內地址（ b位） 主存塊號（ m位） Cache的地址格式（ c+b位） 鑒別是否命中 72 ?數據存儲器 ―― 高速緩存主存數據 ?標簽存儲器 ―― 保存數據所在主存的地址信息 寫操作原理 Cache存儲器中保存的是相應主存字塊的副本，如果程序執行過程中要對某字塊的某個單元進行寫操作，就會遇到如何保持 Cache與主存內容一致性的問題。 （ CAM： Content Addressable Memory) Cache結構 70 塊表（存放塊標記） 主存地址結構 ? 設主存有 2n個單元，地址碼為 n位。 CPU則可不斷地快速從 Cache讀取所需內容，執行之。 設 CPU MAR字長為 16位，低 2位用來選擇模塊，每個模塊的MARi為 14位字長，能選擇 16K字存儲單元。 獨立的模塊是指每個存儲器模塊都有各自獨立的地址寄存器和數據寄存器和讀寫電路。為進行讀 /寫操作，要求定出磁道的起始位置，這個起始位置稱為 索引 。 各道容量相同 ,各道位密度不同 ,內圈位密度最高。也可以寫成 Dr=D ? 平均存取時間 存取時間是指從發出讀寫命令后，磁頭從某一起始位置移動至新的記錄位置，到開始從盤片表面讀出或寫入信息所需要的時間。 道密度 是沿磁盤半徑方向單位長度上的磁道數，單位為道 /英寸。這種記錄方式的優 點是記錄密度高，具有自同步能力。 ? 在磁表面存儲器中，由于寫入電流的幅度、相位、頻率變化不同，從而形成了不同的記錄方式。當載磁體相對于磁頭運動時 (2)讀操作 當磁頭經過載磁體的磁化元時，由于磁頭鐵芯是良好的導磁材料，磁化元的磁力線很容易通過磁頭而形成閉合磁通回路。磁頭實際上是由軟磁材料做鐵芯繞有讀寫線圈的電磁鐵。設 CPU地址總線為 20根 A19A0。其中，0000H～ ～07FFH為 ROM區，選用 EPROM芯片（ 2KB/片）； 0800H～ 13FFH為 RAM區，選用RAM芯片（ 2KB/片和 1KB/片）。地址總線 A15～ A0（低） ,雙向數據總線 D7～ D0（低） ,讀 /寫信號線 R/W。可以用簡單的與、或門電路實現片選譯碼邏輯。 35 2716時序波形 編程（寫入） 讀寫原理 典型 EPROM芯片： 271 273 276 2712 27256等。 ?工作時，加入正常電壓， FAMOS 的狀態維持不變。 用在大多數計算機中。 刷新一行所用的時間 刷新周期 （存取周期） 刷新一塊芯片所需的 刷新周期數 由芯片矩陣的 行數 決定。 動態存儲器依靠電容電荷存儲信息。 單管單元是破壞性讀出，讀出后需重寫。 讀出： W、 W先預充電至 再根據 W、 W上有無電流， 高電平，斷開充電回路， 讀 1/0。列譯碼電路，對 A9A2A1A0譯碼產生 16根列選信號，每根列選線同時連接 4個記憶單元的位線（ w ，w），因而列向是 4位一組，即一個存儲單元由 4位組成，共16組。 9 10 2 SRAM芯片結構 位片式結構芯片 若地址碼為 16位， X、 Y方向各用 8位地址碼進行譯碼，則可控制選擇2? 2?=256 256中的任意一個記憶單元。 功耗較小 ,容量大 ,速度較快 ,作主存。 存儲器的可靠性 (reliability)：平均無故障時間 性能價格比 (cost performance) 5 6 5 、存儲器帶寬 (Memory Bandwith)： 單位時間里存儲器所存取的信息量。 主存 存儲容量相對較大，速度相對 CPU及 Cache而言較慢，且是程序員直接操作可非透明訪問的存儲器，它是存放可運行程序的主要部件。 存儲容量 =存儲單元個數 存儲字長 存儲速度 ?存儲周期（ Memory Cycle Time） TMC：主存連續兩次讀或寫操作之間最短的間隔時間。 如存取周期為 500ns，每個存取周期可訪問 16位，則它的帶寬為 32M位 /s 半導體存儲器 工藝 雙極型 MOS型 TTL型 ECL型 速度很快、 功耗大、 容量小 電路結構 PMOS NMOS CMOS 功耗小、 容量大 工作方式 靜態 MOS 動態 MOS 存儲信息原理 靜態存儲器 SRAM 動態存儲器 DRAM （雙極型、靜態 MOS型）： 依靠雙穩態電路內部交叉反饋的機制存儲信息。 寫入： 在 W、 W上分別加 讀出： 根據 W、 W上有無 電流，讀 1/0。即每選中一個地址單元就會有 4個記憶單元被選中。 13 RAM 讀寫時序 ? Intel 2114 SRAM的讀時序 TRC： 讀周期 TA： 讀出時間 Tco： 從片選有效到輸出數據穩定所需時間 Tcx： 片選有效到輸出有效（不一定穩定）所需的時間 TOTD： 片選無效到輸出數據維持的時間 TOHA： 地址改變后輸出數據的維持時間 A ddDataCST RCT AT CXT O T DT O HAT CO14 RAM 讀寫時序 ? Intel 2114 SRAM的寫時序 TWC： 寫周期 TAW： 寫周期滯后時間； TW： 寫入時間； TWR： 寫恢復時間 TDW： 從寫入數據有效到寫信號撤銷所需的時間 TDH： 從寫信號撤銷到寫入數據維持所需的時間（ TWR TDH） TDTW： 從寫信號有效到輸出數據（上一次讀出）失效的時間 地址端： 2114（ 1K 4） 1 9 10 18 A6 A5 A4 A3 A0 A1 A2 CS GND Vcc A7 A8 A9 D0 D1 D2 D3 WE A9～ A0（入） 數據端： D3～ D0（入 /出） 控制端： 片選 CS = 0 選中芯片 = 1 未選中芯片 寫使能 WE = 0 寫 = 1 讀 電源、地 2114對外引 腳 16 動態 MOS存儲單元與存儲芯片 （ 1）組成 T T2：記憶管 C C2：柵極電容 T T4：控制門管 Z：字線 位線 W、 W： （ 2）定義 “0”： T1導通， T2截止 “1”： T1截止， T2導通 T1 T2 T3 T4 Z W W C1 C2 （ C1有電荷， C2無電荷）； （ C1無電荷， C2有電荷）。 讀出： W先預充電， 根據 W線電位的變化，讀 1/0。 ④ 對外引腳見教材 P186圖 413 ⑤ 時序見教材 P188圖 414（ a）（ b） 21 MOS存儲芯片 地址端： 2164（ 64K 1） 1 8 9 16 GND CAS Do A6 A3 A4 A5 A7 A7～ A0（入） 數據端： Di（入） 控制端： 片選 寫使能 WE = 0 寫 = 1 讀 電源、地 空閑 /刷新 Di WE RAS A0 A2 A1 Vcc 分時復用，提供 16位地址。 非破壞性讀出 的動態 M，需補充電荷以保持原來的信息。 （ 1）集中刷新 R/W 刷新 R/W 刷新 2ms 50ns （ 2）分散刷新 各刷新周期分散安排在存取周期中。 ?工作時，加入正常電路。 ?若使 VG為負電壓，強使第一級浮空柵極的電子散失，即擦除。 37 38 例 1: 1K ? 4的 SRAM存儲芯片構造 1K ? 8的存儲器 1K X 4CSA0A1A2A3A4A5A6A7A8A9D0D1D2D3WE1K X 4CSA0A1A2A3A4A5A6A7A8A9D0D1D2D3WED3D2D1D0Data BusA0A1A2A3A4A5A6A7A8A9A ddre s s BusWED7D6D5D439 40 字擴展技術 : 存儲器芯片提供的字空間不能滿足整個存儲空間的字空間要求，但存儲器芯片的位空間滿足要求。 全局譯碼：除了存儲器芯片本身所需要連接的低位地址碼以外的全部高位地址碼譯碼所產生的邏輯信號，作為片選信號的方法。 4片 1K 4 4K 4 2組 4K 4 4K 8 8片 芯片內的尋址系統 (二級譯碼 ) 芯片外的 地址分配 與 片選邏輯 為芯片分配哪幾位地址，以便尋找片內的存儲單元 由哪幾位地址形成芯片選擇邏輯，以便尋找芯片 存儲空間分配： 4KB