數(shù)字電子技術復習基礎題-文庫吧在線文庫

　　

【正文】 66. 用幾個觸發(fā)器構成計數(shù)器，可得到最大計數(shù)長度是（ ） 圖 一 A. n B. 2n C . 2n D. 2n1 67. 用 55S 定時器構成單穩(wěn)態(tài)觸發(fā)器其輸出脈寬為（ ） A、 ； B、 ； C、 ； D、 ； 68 ． 計數(shù)器可以用于實現(xiàn)（ 1 ）也可以實現(xiàn)（ 2 ）。 觸發(fā)器 觸發(fā)器 39。 80. 若將 D觸發(fā)器的 D端連在 Q 端上，經(jīng) 100 個脈沖后，它的次態(tài) Q（ t+100） =0，則現(xiàn)態(tài) Q（ t）應為（ ）。 89. 組合邏輯電路通常由（ ）組合而成。 A B C Y A B C Y 0 0 0 0 1 0 0 0 0 0 1 1 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 1 1 1 1 1 8 四選一數(shù)據(jù)選擇器的輸出表達式 )()()()( 013012020010 AADAADAADAADF ???? 若用該數(shù)據(jù)選擇器實現(xiàn) 1AF? ,則 D0～ D3 的取值為 ( ). A. 110 ??DD , 032 ??DD B. 030 ??DD , 112 ??DD C. 13210 ???? DDDD D. D0=1， D2=D3=D4=1 A. 不產(chǎn)生競爭冒險 B. 可能產(chǎn)生競爭冒險 C. 輸入信號狀態(tài)改變時 ,可能產(chǎn)生競爭冒險 A. 延時與定時 B. 多諧振蕩器 C. 消除噪聲 D. 接口 A． 65 B. [1000001]BCD C. [01100101]BCD D. [1000001]2 A． ? ?? ?DCBA ?? B. ? ?? ?DCBA ?? C. ? ?? ?DCBA ?? D． （ A+B）（ C+D） A. n B. 2n C . 2n D. 2n1 98. 要使 JK觸發(fā)器的輸出 Q從 1變成 0，它的輸入信號 JK 應為（ ）。 A. TTL 與非門 B. 三態(tài)邏輯門 C. 集電極開路門 D. CMOS 邏輯門 106． CMOS 數(shù)字集成電路與 TTL 數(shù)字集成電路相比突出的優(yōu)點是 。 a）編碼 b） 譯碼 c） 編碼和譯碼 11組合邏輯電路的競爭冒險是指（ ） a）輸入信號有干擾時，在輸出端產(chǎn) 生了干擾脈沖 b）輸入信號狀態(tài)改變時，輸出端可能出現(xiàn)的 虛假信號 c）輸入信號不變時，輸出端可能出現(xiàn)的虛假信號 11為避免一次變化現(xiàn)象，應采用（ ）的觸發(fā)器 a）主從觸發(fā) b）邊沿觸發(fā) c）電平觸發(fā) 1欲構成能記最大十進制數(shù)為 999 的計數(shù)器，至少需要（ ）片十進制加法計數(shù)器，或（ ）片 4 位二進制加法計數(shù)器芯片。 a 主從型 b JK c RS 和 JK 1 n位二進制加法計數(shù)器有（ ）個狀態(tài)，最大計數(shù)值是（ ）。 2．完成下列的數(shù)制轉換 （ 1）、（ 255） 10=（ ） 2=（ ） 16=（ ） 8421BCD （ 2）、（ 3FF） 16=（ ） 2=（ ） 10=（ ） 8421BCD 3．使用 或非 門做反相器使用其他輸 入端應接 電平 、 異或 門做反相器使用其他輸入端應接 電平。 11． A/D轉化過程有 、 、 、 四個步驟。 5．設 JK觸發(fā)器的起始狀態(tài) Q=1 若令 J=1， K=0，則 ??1nQ 。 2．在邏輯電路中，三極管通常工作在 和 狀態(tài)。 一般 A/D 轉換過程要經(jīng)過 、 、 、 四個步驟。將數(shù)字轉換成為模擬信號應采用 轉換器 2． A/D 轉換過程有 、 、 、 四個步驟。 1．半導體存儲器分為 和 兩類，二者最大的區(qū)別是 。 組合邏輯電路通常用 組合而成。 ROM256ⅹ 8位的存儲器有 根地址線， 根字線， 根位線。 3．時序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時鐘控制分為 時序電路和 時序電路。 8. 一個 10 位地址碼、 8 位輸出的 ROM，其存儲容量為 8K 或 213 。 (IOL IOH I 灌 I 拉 ) （ 5）扇出系數(shù) NO：表示門電路的帶負載能力。 二進制碼 11011110 表示的十進制數(shù)為 ，相應的 8421BCD 碼為 。 但是，為防止引入干擾，通常不允許其輸入端懸空。 8．利用卡諾圖化簡邏輯函數(shù)的基本原理就是 。 8． TTL 電路的 7 74H、 74S、 74LS 幾個系列產(chǎn)品中， 系列產(chǎn)品工作速度快，功耗小。 （ 1）圖中多余輸入端 B應接 。 6．全加器就是能實現(xiàn) 電路。 5．要把 JK 觸發(fā)器轉換成 T ` 觸發(fā)器，只要將 J與 K分別與 相連接。 5．根據(jù)輸出信號的特點，將時序電路劃分為 二種類型。 1．一個具體的時序電路，不論其結構形式如何，其中 電路是必不可少的。 1．觸發(fā)器按邏輯功能的不同可分為 觸發(fā)器等幾種類型。 2．組合邏輯電路在結構上的共同特點是 。 （二）指出下圖中由 TTL 門電路組成的邏輯電路的輸出是什么（高電平、低電平、高阻）？ （三）下圖電路均由 TTL 門組成， RON=2K， ROFF=，試分別寫出輸出函數(shù)的表達式。 3． TTL或非門多余的輸入端應該接 。 2． BCD碼是指用 二進制數(shù)碼表示一位十進制數(shù)。 （ 13）高電平噪聲容限 UNH=UOHUIH==，低電平噪聲容限 UNL=UILUOL== （ 14）功耗延遲積 DP： DP =PIH （ 10）低電平輸入電流 IIL：當前級輸出為低電平時，本級輸入電路造成的前級灌電流。 TTL 與非門主要參數(shù) （ 1）輸出高電平 UOH： UOH≥ ，標準高 電平 。 3. 已知某函數(shù) ?????? ??????? ??? DCABDCABF ，該函數(shù)的反函數(shù) F = 4. 如果對鍵盤上 108 個符號進行二進制編碼，則至少要 7 位二進制數(shù)碼。 最小項 ABCD 的邏輯相鄰最小項是 。 有一八位倒 T型電阻網(wǎng)絡 DAC，已知 REFU =10V，當輸入 10000000 時輸出的電壓值為 V。 5．一個容量為 256 4 位的 RAM，應有 個基本存儲單元，每次訪問 個基本存儲單元，有 條數(shù)據(jù)線和 條地址線。 5． 設滿量程輸入為 1V，轉換位數(shù)為 10 位，則 A/D 轉換器最小可分辨的電壓為 ，分辨率為 。 根據(jù)邏輯功能的不同特點，數(shù)字電路可分為 和 兩大類。 7．一般 ADC的轉換過程由 、 、 和 4 個步驟來完成。 8．有一個 6位 D/A轉換器 ，設滿度輸出為 ，輸入數(shù)字量為 110111，則輸出模擬電壓為 。 1．數(shù)字信號只有 和 兩種取值。 7．對 16個輸入信號進行編碼，至少需要 位二進制數(shù)碼。 =AB+AC 的對偶式為（ ）。 （ a） F=A+B+C （ b） F=ABC （ c） F=（ A+B+C） 12組合電路的分析是指（ ）。 110. 下列觸發(fā)器中，沒有約束條件的是 。 A. 將二進制代碼轉換成 0~9個數(shù)字 B. 將 BCD 碼轉換成七段顯示字形信號 C. 將 0~9 個數(shù)轉換成 BCD 碼