數字電子技術基礎課后習題解答(一到三章張克農-文庫吧在線文庫

　　

【正文】 ABC? ⑥ )()( BACBCBABL ???? ( ) ( ) ( ) ( )A B B C B C A B? ? ? ? ? ( )B BC B C?? BC? ⑦ ))(( CAACCBABL ??? ABC ABC?? AC? AC?? ⑧ ))()(( DCBADCBADCBAL ?????????? L A B C D A B C D A B C D? ? ? 6 BC D A B D?? ( )( )L B C D A B D? ? ? ? ? B D AC? ? ? 下列與項哪些是四變量邏輯函數 f(A,B,C,D)的最小項？ ① ABC ；② DAB ；③ DCAB ；④ ABCD 。列出該電路的真值表，寫出輸出表達式。 [解 ] ① 1L AB AB?? ② 2 ( ) ( )L A C B D A C B D? ? ? ? ? ③ ))()((3 BACBCAL ???? =。 若 1+A = B，則 B = 1，而 A+AB =A(1+B) = A ? 1。 [解 ] 直接用基數乘除法 ① 19 = (10011)B ② 64 = (1000000)B ③ 105 = (1101001)B ④ 1989 = (11111000101)B ⑤ = ()B ⑥ = ()B 把下列十進制數轉換為十六進制數 ① 125；② 625；③ ； ④ 。 [解 ] 寫出各十進制數的 8421BCD 碼為 ① 1001 ② 0010 0100 ③ 1000 1001 ④ 0011 0110 0101 在下列邏輯運算中，哪個或哪些是正確的？并證明之。 ④ 若 XY=YZ，則 X = Z 運算錯誤。 [解 ](a) ? ?L AB A AB? ? ? (b) L ABA ABB?? 某邏輯電路的輸入邏輯變量為 A、 B、 C。 ≥ 1 A B amp。 [解 ] ① L A B B C A C B A C? ? ? ? ? ② CABCABL ??? CACBBCABA ????? BC?? CABL ?? CBL ?? ③ ))()(( DCBADCBADCBAL ?????????? DCBADCBADCBAL ??? DACBL ??? ④ DCABDDCBCBAL ???? )]([ A B C A B C D A B D A B C D A C B C D? ? ? ? ? ? A 01 00 0 1 0 1 1 1 1 1 0 0 1 11 10 BC A BC 01 11 10 00 0 1 1 0 1 0 1 1 1 1 2 1 7 DACBL ??? DCBCAL ?? ⑤ L=∑ (0,2,3,4,6) BAC?? ⑥ L=∑ m(2,3,4,5,9)+∑ d(10,11,12,13) BC BC ABD? ? ? ⑦ L=∑ (0,1,2,3,4,6,8,9,10,11,12,14) BD?? L C AB?? L BC BC ABD? ? ? L B D?? 判斷如下 VHDL 的操作是否正確，如不正確，請改正。 第 2章 習題解答 電路中的二極管均為理想二極管，各二極管的狀態(tài)（導通或截止）和輸出電壓 Vo 的大小分別為： D1 ； D2 ； D3 ； VO 。 [解 ] 因為 TTL 與非門的 OH ? ，所以 輸出 電壓為 時， 屬于 (3)不確定 的禁止狀態(tài)。 圖題 中， G G2 是兩個集電極開路與非門，接成線與形式，每個門在輸出低電平時允許灌入的最大電流為 IOLmax=13 mA，輸出高電平時的輸出電流 IOH25μ A。 amp。 1 F A 圖題 A 圖解 amp。 [解 ] (a) 當 C＝ 0 時， G1 禁止，輸出高阻抗 Z， 對其后的 異 或門相當于接邏輯 1， 所以， 2 1F D D? ? ? 。假設均接單輸入門，則 ( m a x)( m a x)4 ILIN I? ? ? ( m a x)( m a x)4 IHIN I? ? ? 因此， 單個 74HCTCMOS 門可以驅動 10 個 74LSTTL 負載。 由 錯誤 !未找到引用源。 14 USE 。 z： OUT STD_LOGIC )。 U1： inv PORT MAP (y， i2)。 圖題 生器，共有 16 種邏輯功能。 amp。要求A、 B、 C 三人中只要有半數以上同意，則決議就能通過，但 A 還具有否決權，即只要 A不同意，即使多數人同意也不能通過。 設計一交通燈故障檢測電路。列出邏輯真值表如表 解 ，其中有些狀態(tài)是不出現(xiàn)的，作為無關項。 [解 ] (1) 將 題輸出量用最小項表示 3(3)G m Y??? 0(0)R m Y??? 17(1, 7)Y m Y Y??? (2) 用 74LS138 譯碼器和與非門 7400 組成電路見圖解 。 1 1 C amp。要求當輸入信號為偶數個 1 時 （含 0 個 1）， 輸出信號 F 為 1，否則為 0。 (2) 設計整個電路 表題 D C Y 0 0 0 1 1 0 1 1 BA AB? B⊙ A A 表解 X2 X1 X0 F 000 1 001 0 010 0 011 1 100 0 101 1 110 1 111 0 A0 A1 A2 ST C ST B ST A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 圖解 74LS138 15 1 2 3 4 5 6 amp。 圖解 Σ HA C0 Σ HA C0 ≥ 1 Ai Bi Ci1 S Ci 圖解 CO CO 21 由于余三碼與 8421 BCD 碼總是相差 0011。 [方法 2]用譯碼器實現(xiàn) (2) 寫出邏輯關系式 由于余三碼與 8421 碼對應關系見表解 。電路見圖解 (a)。 23 (2) 設計電路 [方法 1] 選用 1 個輸出為低電平有效的 416 線譯碼器 74154 實現(xiàn)電路，將 L 寫為如下形式 ?? )14,13,11,8,7,4,2,1(mL 令 A3A2A1 A0 = X3X2X1X0，將上式中最小項對應的輸出接一個 8 輸入與非門 74LS30的輸入端，在 74LS30 的輸出即可得到 L（圖略） 。 試選擇如下器件設計一個邏輯電路，當 X2X1X05 時，電路輸出為 1，否則輸出為 0。 (4) 用輸出為低電平有效的 38 線譯碼器 74LS138 實現(xiàn) 由于 76)7,6( mmmL ??? ? ，可令 A2A1A0= X2X1X0，將對應的 m m7 輸出接 一雙輸入與非門 7400 即可。現(xiàn)需設計一個監(jiān)控主電梯的邏輯電路，當任何兩個主電梯運行時，產生一個信號 (L1)，通知備用電梯準備運行；當三個主電梯都在 運行時，則產生另一個信號 (L2)，使備用電梯主電源接通，處于可運行狀態(tài)。 表解 C B A L1 L2 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 00 00 00 10 00 10 10 1 1 L2 圖解 amp。 VARIABLE direction : INTEGER。139。 END PROCESS。若 alarm_en 處于高電平，則無論有否報警信號，三個輸出始終為“ 0”，即不允許報警工作狀態(tài)。 when “10” = sc = ”10”。 ci_1。 when “111” = sc = ”11”。 ponent xr2 port (x,y:in bit。 譯碼器參考程序如下 ARCHITECTURE rt1 OF decoder3_8 IS SIGNAL indate: STD_LOGIC_VECTOR(2 DOWNTO 0)。 AND STC=39。 WHEN 110 = Y = 10111111。 WHEN 010 = Y = 11111011。 PROCESS(indate, STA,STB,STC) BEGIN IF (STA=39。z:out bit) end ponent。 29 比較器參考程序如下 entity pare is port ( a,b:in bit。 when “011” = sc = ”01”。 end func。 begin indate = a amp。 LIBRARY ieee； USE ； ENTITY alarm IS 27 PORT( smoke, door, water： IN STA_LOGIC； alarm_en ： IN STA_LOGIC； fire_alarm, burg_alarm, water_alarm： OUT STA_LOGIC )； END alarm ； ARCHITECTURE alarm_arc OF alarm IS SIGNAL i1, i2, i3： BIT； COMPONENT nor2 PORT（ x， y： in Bit； z： OUT BIT）； END COMPONENT。 ELSE t := t + direction。 ELSE direction := 1。 D : IN INTEGER RANGE 0 TO 255。 (3) 設計電路 注意到邏輯函數 L1 剛好是全加器 CI 端輸出的邏輯函數式，邏輯函數 L2 可由 3 輸入與門實現(xiàn)。 表題 X3 X2 X1 X0 L 3 L 2 L1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 101 100 100 110 111 110 110 010 011 011 25 將 L L L3 的邏輯表達式 分別寫出： ??????)6,5,4,3,2,1,0()9,8,7,6,5,4,3()8,4,0(321mLmLmL (3) 選擇 MSI 完成設計 本題為多輸入多輸出邏輯電路，選擇譯碼器實現(xiàn)最為簡單。 (2) 用 4 位加法器 74LS83 實現(xiàn)電路 令 A3A2A1A0=0X2X1X0， B3B2B1B0=1010， 則 CO =L。 已知函數 F(D,C,B,A)= ? )15,12,10,8,7,5,2(m 試用以下功能組件實現(xiàn)該邏輯函數的電路，（自行選擇器件型號，可增加少量門電路）。 [解 ] (1) 設邏輯變量 根據題意，設輸入邏輯變量為 X3X2X1X0，輸出邏輯變量為 L。 [解 ] (1) 寫全加器最小項和式 7421 mmmmABCS ???? 7653)( mmmmBAABCC ???? 表解 A3 A2 A1 A0 L 3 L 2 L 1 L 0 0011 0100 0101 0110 0111 1000 1001