集成電路設(shè)計(jì)的cad系統(tǒng)-文庫(kù)吧在線文庫(kù)

　　

【正文】 ： Synopsys， Ambit） ? 邏輯綜合 ? 物理綜合（邏輯圖或電路圖到版圖，嚴(yán)格說(shuō)應(yīng)該是同級(jí)驅(qū)動(dòng)） 高級(jí)綜合 ? 設(shè)計(jì)的算法級(jí)描述轉(zhuǎn)換為 RTL級(jí)描述 ? 核心：分配（ ALLOCATION） 和調(diào)度（ SCHEDULING） ? 分配：給定性能、面積 /功耗條件下，確定硬件資源：執(zhí)行單元、存儲(chǔ)器、控制器、總線等，產(chǎn)生數(shù)據(jù)通道 ? 調(diào)度：確定這些結(jié)構(gòu)的操作次序 ?根據(jù)控制流圖和調(diào)度中產(chǎn)生的狀態(tài)信息，利用傳統(tǒng)的 RTL/邏輯綜合技術(shù)綜合出控制器部分 ?目標(biāo)：找到代價(jià)最小的硬件結(jié)構(gòu)，使性能最佳 ?綜合過(guò)程： 輸入的行為描述編譯 中間數(shù)據(jù)結(jié)構(gòu) 數(shù)據(jù)流綜合子系統(tǒng)、控制流綜合子系統(tǒng) 數(shù)據(jù)通道和控制部分（ RTL級(jí)網(wǎng)表） 模擬驗(yàn)證 RTL兩級(jí)工藝映射 工藝相關(guān)的結(jié)構(gòu) 邏輯圖自動(dòng)生成 邏輯圖 模擬驗(yàn)證 綜合系統(tǒng)組成：編譯器、模擬器、數(shù)據(jù)流綜合子系統(tǒng)、控制流綜合子系統(tǒng)、工藝映射系統(tǒng)邏輯圖自動(dòng)生成系統(tǒng) ? 工藝映射：已知工藝無(wú)關(guān)的結(jié)構(gòu)描述、目標(biāo)工藝及一組設(shè)計(jì)約束，在滿足設(shè)計(jì)約束條件下，在物理域上實(shí)現(xiàn)同一層次的結(jié)構(gòu)描述。 End For。 sum, carry : OUT Std_logic)。 end ponent。E ND P R OCE SS count_u p 。BE GI N IF c lock=39。 end ponent。 CO = A and B。q1 = bit39。 ? 各設(shè)計(jì)階段相互聯(lián)系 ，例如，寄存器傳輸級(jí)描述是邏輯綜合的輸入，邏輯綜合的輸出又可以是邏輯模擬和自動(dòng)版圖設(shè)計(jì)的輸入，版圖設(shè)計(jì)的結(jié)果則是版圖驗(yàn)證的輸入。B EG I N I F c lo c k= 39。EN D PROCESS c oun t_up 。 CO = A and B。 end behavioral。q0 = bit39。 進(jìn)程為行為的基本單元 信號(hào)作為系統(tǒng)進(jìn)程之間的數(shù)據(jù)通路 各進(jìn)程并行執(zhí)行 VHDL語(yǔ)言的建模機(jī)制 —— 結(jié)構(gòu)描述 ?結(jié)構(gòu)描述：若干部件用信號(hào)線互連形成一個(gè)實(shí)體 ?部件：對(duì)某元件的調(diào)用（例元） 一個(gè)結(jié)構(gòu)體由若干例元互連而成 ? 元件：某個(gè)實(shí)體的某種結(jié)構(gòu)，只有外觀說(shuō)明（元件說(shuō)明語(yǔ)句） 一個(gè)元件說(shuō)明，代表一種類型的元件，是一個(gè)符號(hào) ? 元件調(diào)用：元件例化語(yǔ)句 例元標(biāo)號(hào) : 元件名 外觀映射表 ?結(jié)構(gòu)描述中的信號(hào)：連接例元，值傳遞 例元的輸出值變化會(huì)影響以此信號(hào)為輸入的其他例元 元件例化語(yǔ)句可以并行 Architecture behavioral of half _adder is ponent XOR 元件的外觀說(shuō)明（表示符號(hào)，與實(shí)體不同） port( I1: in std_logic I2: in std_logic O1: out std_logic )。 sum, carry : OUT Std_logic)。 u3: or_gate PORT MAP (c, a, c_out)。 實(shí)體 FULL_ADDER的配置，命名為 PARTS， 采用結(jié)構(gòu)體 structural_view作為實(shí)體 fulladder的結(jié)構(gòu)體，該結(jié)構(gòu)體中例化的兩個(gè)元件 u1， u2采用實(shí)體 halfadder， 結(jié)構(gòu)體 behav來(lái)源于 WORK庫(kù)， u3采用實(shí)體 orgate， 結(jié)構(gòu)體 arch1來(lái)源于 WORK庫(kù) VHDL語(yǔ)言的模擬算法 ? 面向事件的模擬算法：同一時(shí)刻活躍信號(hào)占全部信號(hào)的 15%，為提高效率，僅對(duì)發(fā)生事件的信號(hào)進(jìn)行計(jì)算，對(duì)于不發(fā)生事件的信號(hào)則不進(jìn)行計(jì)算 ? 幾個(gè)概念 ? 什么是事件？信號(hào)的邏輯值發(fā)生變化 ? 動(dòng)態(tài)的全局事件表： 記錄信號(hào)事件和時(shí)間事件，可更新。 邏輯描述 ?邏輯圖輸入：復(fù)雜電路 （ 專門的輸入編輯工具 ） ?對(duì)綜合得到的邏輯網(wǎng)表可以直接模擬 ?邏輯描述語(yǔ)言：不同的邏輯模擬器不同 不同的設(shè)計(jì)層次不同 ?門級(jí)邏輯描述：邏輯的詳細(xì)細(xì)節(jié) ， 門 、 觸發(fā)器等邏輯元件及其相互連接 ? 邏輯元件的描述：類型 、 功能 、 延遲 、 負(fù)載等 ? 連接關(guān)系：線路圖 ? 可以嵌套 ， 反映層次關(guān)系 ?以 GFLS系統(tǒng)的描述語(yǔ)言為例， A X BA B 1XB A 1A B 1B A 1A1B1BANOT： A1＝ (A)? B1=(B)? NAND： AB1=(A， B1)? BA1=(B， A1)? X=AXB(AB1， BA1)? 邏輯模擬算法 ?編譯方式和表格驅(qū)動(dòng)方式 ?編譯方式 將邏輯電路編譯轉(zhuǎn)換成一組指令代碼 。 時(shí)序分析 ?邏輯模擬的基本單元是門或功能塊，一定程度上反映競(jìng)爭(zhēng)、冒險(xiǎn)等現(xiàn)象，模擬速度比 SPICE快三個(gè)量級(jí)，但精度不夠，各節(jié)點(diǎn)電流、電壓不知 ?電路模擬的基本單元是晶體管、電阻、電容等元器件，可以較精確地獲得電路中各節(jié)點(diǎn)的電壓或電流，但對(duì)于較大的電路，很多的迭代求解需要很大的存儲(chǔ)空間和很長(zhǎng)的計(jì)算時(shí)間 ? 時(shí)序分析介于兩者之間，可提供詳細(xì)的波形和時(shí)序關(guān)系，比 SPICE快二個(gè)量級(jí)，精度低 10%，但比帶延遲的邏輯模擬要高得多 ?器件級(jí)時(shí)序分析： ? 基本原理：簡(jiǎn)化了器件模型 ， 采用查表技術(shù) ， 關(guān)鍵電學(xué)量與工作條件的關(guān)系以表格形式反映 ? 算法上：?jiǎn)尾降?， 不求解聯(lián)立方程 ， 超松弛牛頓迭代法加速收斂 ?混合模擬：結(jié)合三者特點(diǎn) ， 對(duì)影響電路性能的關(guān)鍵部分進(jìn)行電路模擬 ， 其他部分用邏輯模擬和時(shí)序分析 版圖設(shè)計(jì)的 CAD工具 ?版圖設(shè)計(jì)： 根據(jù)電路功能和性能要求及工藝限制（線寬、間距等），設(shè)計(jì)掩膜版圖 輸入：可以是原理圖 、 網(wǎng)表；可以直接編輯版圖 輸出：版圖 ?版圖設(shè)計(jì)的重要性： ? 電路功能和性能的物理實(shí)現(xiàn) ? 尺寸減小后 ， 連線延遲直接決定芯片速度 。 離散后得到非線性方程組 ， 用 Newton法 、 Gummel法等方法求解 ? 所用模型 器件模擬 ?基本功能 ? 可處理的器件類型：二極管 、 BJT、 MOS、 多層結(jié)構(gòu) 、 光電器件 、 可編程器件等 ? 可模擬的材料：多種 ， 不限于硅 、 二氧化硅 ? 可完成的電學(xué)分析： DC、 AC、 瞬態(tài) 、 熱載流子 、光電等等 ? 可獲得的電學(xué)特性和電參數(shù) ?端特性： IV； 電容 V等 ?內(nèi)部特性：濃度分布 、 電勢(shì)電場(chǎng)分布等 ?電參數(shù)：閾值電壓 、 亞閾斜率 、 薄層電阻等 器件模擬 ? 輸入文件 用戶與軟件的接口 ? 器件結(jié)構(gòu) （ 包括電極 ） ? 材料 ? 摻雜 ? 選用模型與算法 ? 計(jì)算內(nèi)容 ? 輸出 舉例 TI T L E NM OF ETO UT PU T CH A R AC TE RI STI CSCO M M E N T Sp ec i f y ar ec t an gu l ar m es hM ES H SM O O T H= 1 ES H W I DTH =3. 0H1 = 25 ES H N= 1 L = ? 0. 02 5 ES H N= 3 L =0 ES H DE PT H =H1 = 25 ES H DE PT H =H1 = 50 C O MM E N T Eli m i nat e s om e unn eces s ar y s ubs t r a t e nod esEL I M I N C O L U M N S Y .MI N = C O MM E N T I ncr eas e s our ce/ dr ai n oxi de t hi ckn es s us i ng S PE A DS P R E A D L E F T WI D TH = 0. 625 U P= 1 L O = 3 T H I C K = E N C = 2S P R E A D R I G H T WI D TH = 0. 625 U P= 1 L O = 3 T H I C K = E N C = 2C O MM E N T Us e S PR E A D agai n t o pr ev ent s ubs t r at e gr i d di s t or t i onS P R E A D L E F T WI D TH = 1 00 U P= 3 L O = 4 Y .L O = 5C O MM E N T Speci f y oxi de an d s i l i con re gi onsR E G I O N SIL I C O NR E G I O N O X I D E I Y .MA X = 3 C O MM E N T Ele ct r ode def i ni t i onEL EC TR N A ME = G at e X .MI N = 5 X .M A X = 2 .375 T O PEL EC TR N A ME = S ubs t r at e B O T TO MEL EC TR N A ME = S our ce X . MA X = 0. 5 I Y .MA X = 3EL EC TR N A ME = D r ai n X .MI N = I Y .MA X = 3C O MM E N T Speci f y i m pur i t y pr of i l es and f i xed char gePR O F I L E P T Y P E N . P E A K = 3E 15 U N I F O R MPR O F I L E P T Y P E N . PE A K = 2E16 Y . C H A R = .25PR O F I L E N TY PE N . PE A K = 2E20 Y .J U N C = .34 X .MI N = WI D T H = .5+ X Y .R A T= .75PR O F I L E N TY PE N . PE A K = 2E20 Y .J U N C = .34 X .MI