電子技術課程設計基礎(完整版)

　　

【正文】 位器；在計算機伺服系統及某些精密儀器設備中，常選用多圈電位器；在晶體管放大器的偏置電路中，可選用半可調型電位器。在采樣／保持電路以及電橋電路中作為橋臂使用的電容器，其絕緣電阻值的高低將直接影響測量精度。RJ 型、 RX 型電阻器以及 RT 型電阻器均具有較小的噪聲電動勢。 電阻器的選擇 電阻器除阻值和功耗等參數以外，還應從以下幾個方面進行考慮： A. 掌握所設計電路對電阻器的特殊要求 ，即對高頻特性、過載能力、精度、溫度系數等方面的技術要求。眾所周知，電子元器件的種類繁多，而且不斷出現新產品，這就需要用戶經常關心元器 件的新信息和新動向，多查閱資料。 12 （ 2）擬定出各單元電路的要求后應全面檢查一遍，確實無誤后方可按一定順序分別設計各單元電路。 選擇方案應注意的幾個問題： （ 1）應當針對關系到電路全局的問題，開動腦 筋，多提一些不同的方案，深入分析比較，有些關鍵部分，還要提出各種具體 10 電路，根據設計要求進行分析比較，從而找出最優方案。 一、模擬電子電路設計 電子電路設計一般包括擬訂性能指標、電路的預設計、實驗和修改設計等環節。 （ 4）總結報告。 （ 3）方案選擇與論證。此后是對方案中 的單元電路進行選擇和設計計算，包括元器件的選用和電路參數的計算。 2. 通過查閱手冊和文獻資料，培養學生獨立分析和解決實際問題的能力。 1 第一章 概論 “電子技術課程設計”是電子技術課程的實踐性教學環節，是對學生學習電子技術的綜合性訓練，這種訓練是通過學生獨立進行某一課題的設計、安裝和調試來完成的。 3. 進一步熟悉常用電子器件的類型和 特性，并掌握合理選用的原則。最后畫出總體電路圖（原理圖和布線圖）。 （ 4）方案的原理框圖，總體電路圖、布線圖，以及它們的說明；單元電路的設計方案與計算說明；元器件選擇和電路參數計算的說明等。 三、電子電路課程設計的一般方法與步驟 設計一個電子電路系統時，首先必須明確系統的設計任務，根據設計任務進行方案選擇，然后對方案中的各部分進行單元的設計、參數計算和器件選擇，最后將各部分連接在一起，畫出一個符合設計要求的完整的系統電路圖。 衡量設計的標準：工作穩定可靠，能達到所要求的性能指標，并留有適當的余量；電路簡單、成本低、功耗低；所采用元器件的品種少、體積小；便于生產、測試和維修等。 圖 21 電子電路設計一般步驟 （ 2）要考慮方案的可行性、性能、可靠性、成本、功耗和體積等實際問題。 （ 3）選擇單元電路的結構形式。 集成電路的選擇 集成電路的廣泛應用，不僅減少了電子設備的體積和成本，提高了可靠性，使安裝調試和維修變得比較簡單，而且大大簡化電子電路的設計。 B. 優先選用通用型的電阻器，因為此類電阻器價格低、貨源足。 F． 所選用電阻器的額定功率必須大于實際承受功率的兩倍。電容器的損耗有時 也直接影響到電路的性能，在振蕩電路中、中頻回路和濾波器等電路中，要求 tanδ盡可能小，以提高電路的品質因數 Q。 B． 選擇電位器的阻值變化規律。 分立元器件的選擇 分立元器件包括二極管、三極管、場效應管和晶閘管等，選擇器件的種類不同，注意事項也不同。例如，如果實際電路中的三極管的 VCE 的最大值為 20V，挑選三極管時應按 V（ BR） CEO≥ 30V 考慮。 （ 1）畫總電路圖的一般方法 畫總電路圖應注意信號的流向，通常從輸入端或信號源畫起，由左到右或由上到下按信號的流向的主通道依次畫出單元電 21 路。電路圖的安排要緊湊、協調，疏密恰當 ，避免出現有的地方畫的很密，有的地方卻空出一大塊。 （ 2）審圖 因為在設計過程中有些問題難免考慮不周，所以在畫出總電路圖之后，要進行全面審查，審圖時應注意以下幾點： 先從全局出發，檢查總體方案是否合適，有無問題，再檢查各單元電路的原理是否正確，電路形式是否合適； 檢查各單元電路之間的配合有無問題； 檢查電路圖中有無煩瑣之處，是否可以簡化； 要特別注意電路圖中各元器件是否工作在額定值范圍內，以免實驗時損壞； 解決所發現的全部問題后，若改動較多，應當復查一遍。 24 組裝分立元件時應使標志朝上或朝向易于觀察的方向，以便于查找和更換。因此，調試必須按一定的方法和步驟進行。如果出現異常，應立即切斷電源，待故障排除后方可重新通電。下面介紹分塊調試。 E． 整機聯調 對于復雜的電子電路系統，在分塊調試的過程中，由于是逐步擴大調試范圍，故實際上已完成了某些局部聯調工作。 D． 調試過程中，不但要認真觀察和檢測，還要認真記錄，包括記錄觀察的現象，測量的數據、波形及相位關系，必要時在記錄中應附加說明，尤其是那些和設計不符合的現象更是記錄的重點。 假如是原來正常運行的電子電路，使用一段時間出現故障，其原因可能是元器件損壞，或連線發生短路，也可能是使用條件的變化影響電子設備的正常運行。查找模塊內部故障的步驟如下： A． 檢查用于測量的儀器是否使用得當。如果懷疑某個元器件損壞，必須對它進行單獨測試，并對已損壞的元器件進行更換。如斷開負載電路仍不能正常工作，則要檢查輸入信號波形是否符合要求。 （ 6）繪出總體電路圖及必要的波形圖 ，并說明電路的工作原理。因此，干擾與抗干擾成為電子電路設計中的一個非常重要的內容。 抗干擾技術主要是從干擾進入電子系統的通路上來采取抑制措施。 為了防止這些從交流電源線引入的干擾，常見的抗干擾措施有： A． 采用交流穩壓器。因此，在初、次級線圈之間加一個金屬屏蔽層，并將屏蔽層接地，可有效地減小分布電容值，從而有效地抑制高頻干擾信號通過電源變壓器進入初級線圈，這是最常見的抗電源干擾的措施。 地線干擾及抗干擾措施 地線干擾是存在于電子系統內的干擾。 B． 信號間的干擾。因為空間電磁場在每個絞環內產生的感應電動勢是相同的，但對每一條線來說，感應電動勢可互相抵消，因此，不會對傳輸的信號產生影響。 光電耦合器分為傳送模擬信號和傳送數字信號兩種類型。分析組合邏輯電路，就是通過分析確定電 43 路的邏輯功能，再根據給出的實際邏輯問題，求出實現這一邏輯功能的最簡單邏輯電路，這即是設計組合電路時要完成的工作。以二值邏輯的 0、 1分別代表輸入變量和輸出變 量的兩種不同狀態，這里的 0 和 1的具體含義完全由設計者 44 人為選定，這項工作也叫做邏輯狀態賦值。 B． 在使用中規模集成常用組合邏輯電路實現電路時，需要把函 45 數式變換為適當的形式，以便能用最少的器件和最簡單的連線接成所要求的邏輯電路。因為每 46 一種中規模集成電路的組合邏輯電路都有確定的邏輯功能，并可以寫成邏輯函數式的形式，所以，為了使用這些器件構成所需要的邏輯電路，必須把要產生的邏輯函數變換成與所用器件的邏輯函數式類似的形式。 當選用小規模集成電路做設計時，電路最簡的標準是所用門電路的數目最少，而且門電路的輸入端數目也最少。 （ 3）狀態分配 狀態分配又稱為狀態編碼，時序邏輯電路的狀態是用觸發器狀態的不同組合來 表示的。電子電路的安裝技術與工藝在電子工程技術中占有十分重要的位置，不可輕視。 整體結構布局沒有固定的模式，只有一些應遵循的原則： （ 1）注意電子裝置的重心平衡與穩定。 容易接受干擾的 52 元器 件（如高放大倍數的放大器的第一級）應盡可能遠離干擾源（如變壓器、高頻振蕩器、繼電器、接觸器等）。 此外，與指示和顯示有關的電路板最好是安裝在面板附近。 2. 電路板結構布局 在一塊板上按電路圖把元器件組裝 成電路，其組裝方式通常有兩種：插接方式和焊接方式。 （ 2）安排其他電路元器件（如電阻、電容、二極管）的位置。換言之，各級的地是割裂的，不直接相連，然后再分別接到公共地線上。 在這種接地方式中，各級地線可就近相連，接地比較簡單，但因存在地線電阻（如圖中虛線所示），各級電流通過相應的地線電阻產生干擾電壓，影響各級的工作。 圖 32 面包板正面結構圖 58 （ a） 兩側各一條插孔 （ b） 兩側各二條插孔 圖 32（ a）畫出的面包板的結構為：板中間有一條無孔的槽，槽的兩邊各有 65 5 個插孔，縱向每邊 5 個孔為一組（ ABCDE 或FGHIJ），且 5 個孔中的金屬簧片是連通的，因此槽的兩邊有 65 組插孔。 圖 32（ b）所示的面包板和圖 32（ a）的不同之處在于最 外邊的插孔。 對多次用過的集成塊的引腳，必須修理整齊，引腳不能彎曲，所有的引腳應稍向外偏，以使引腳與插孔接觸良好。 連線要求貼緊面包板，不要留空隙。這種方式不太適合在實驗教學中應用，因此，這里暫不予以介紹。其余引腳號的識別為：正視集成塊引腳頂視圖上的型號，標記（缺口或小圓點）的下方引腳為第一引腳，依次逆時針計數，從而得知各引腳號。 3. 雙極型晶體管與場效應管 65 （ 1）雙極型晶體管 這里僅介紹使用最多的小功率晶體管的引腳識別。 用數字萬用表測量時，可直接得到三 極管的電流放大系數（β值）。常見的無極性電容器按其介質的不同，有紙介電容器、油浸紙介電容器、金屬化紙介電 容器、有機薄膜電容器、云母電容器和陶瓷電容器等。 電阻器的阻值和誤差，一般用數字標印于電阻器上。一般將其放在金屬容器中，或用金屬箔將集成塊包起來，并利用金屬 圖 36 CMOS 電路的 箔把各引腳短接起來。開啟時，應先接通 CMOS 電路電源，后接通信號源電源。 必須指出，一個芯片中，可能有幾個相同功能的 CMOS電路，可能只有某些被使用，而另一些未被使用。 2. TTL 集成電路的輸入端處理 TTL 集成電路的各輸入端不能直接與高于 + 和低于 的低內阻電源連接，因為低內阻電源能提供較大電流，會由于過熱而燒壞器件。例如，與門、與非門的多余輸入端可直接接到 VCC 上；也可將不同的輸入端通過一個公共電阻（幾 KΩ）接到 VCC上；或將多余的輸入端和使用端并接。 2. 振蕩頻率的實際值與按上述函數關系求出的理論值之誤差 79 不超過177。 圖中的 A1 和 A2可用集成雙運放。將 R3＝ R4代入上式，得 V_ =V ＋ = 21 VC （ 11） 運放 A2 與 R R7 構成滯回比較器。 3. 三種波形幅值已在圖中標出，要求誤差不超過177。為使電路功耗最低，可將不使用的與非門和或非門等器件的所有輸入端接地，也可將它們的輸出端接到不使用的與門輸入端上。如果將集電極開路的門電路輸出端并聯使用而使電路具有 “線與”功能時，應在其公共輸出端加一個預先計算好的上拉負載電阻到 VCC端。 72 7. CMOS 集成電路輸入端的處理 （ 1） 當 CMOS電路輸入端接有 大電容或連接長線時，必須在輸入端串接一個 10～ 20KΩ的電阻，然后再接大電容或長線。不允許在 CMOS 電路還沒接通電源的 71 情況下，有輸入信號輸入。也可以利用電烙鐵斷電后的余熱快速焊接，禁止在電路通電情況下焊接。色標通常有四個色環（或三個色點），位置靠近電阻器的一端，從端點向中間順序依次為第 1～ 4 色環，第一色環表示電阻器阻值有效數字的高位，第二色環表示阻值有效數字的低位，第三色環表示乘數（ 10 n），第四色環表示電阻值的偏差范圍。電容器的容量一般標在電容器上面，通常不需要測量具體數值。 （ 2）場效應管 場效應管一般采用金屬管帽封裝，其管腳底視圖與金屬管殼的晶體管相似 [如圖 35（ a） ]，但管腳功能不同，由定位銷算起，按順時針方向，管腳依次為漏極 D、源極 S 和柵極 G，若有第四個管腳，則為外殼引線。圖 35（ a）為金屬外殼管子的管腳底視圖（即管腳朝上，帽頂朝下，面對管底觀察到的圖）。上述引腳號識別方法國內外器件均相同。應學會準確地識別各種元器件的引腳，以免出錯而造成人為故障或事故。一個插孔只準插一根線。為了防止裸露的導線及引腳短路，必須套上套管。因此，前者每 59 一條插孔作公共信號線、地線和電源線時，提供的孔比較多，使用起來比較方便。雙列直插式集成塊安裝在無孔的槽上，其引腳插于槽兩邊的插孔中，如圖 33 所示。 （ 5）電路板的布局還應注意美觀和檢修方便。 數字電路與模擬電路不允許共用一條地線。即各級元器件圍繞各級的集成塊或晶體管布置。 不論是哪一種組裝方式，首先必須考慮元器件在電路板上的結構布局問題。 強電流線與弱電流線應分開走，輸入級的輸入線應與輸出級的輸出線分開走。此外，輸入級也應盡可能遠離輸出級。還應注意裝置前后、左右的重量平衡。 一、電子電路安裝布局的原則 按總體電路圖準 備好所需要的元器件后，如何把這些元器件按電路圖組裝起來，電路各部分應放在什么位置，是用一塊電路板組裝，還是用多塊電路板組裝，一塊板上電路元件又如何布置等等，都屬于電路安裝和布局問題。其次，要給每個電路狀態規定對應的觸發器狀態組合，每組觸發器的狀態組合都是一組二值代碼，因此又將這項 49 工作稱為狀態編碼。設計