電子科學與技術專業實驗室畢業實習報告(更新版)

　　

【正文】 中包含了許多諸如SignalTap II、Chip Editor和RTL Viewer的設計輔助工具，集成了SOPC和HardCopy設計流程，并且繼承了Maxplus II 友好的圖形界面及簡便的使用方法。. QuartusII以及NiosIIEDS軟件介紹 QuartusII簡介Quartus II 是Altera公司的綜合性PLD開發軟件，支持原理圖、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多種設計輸入形式，內嵌自有的綜合器以及仿真器，可以完成從設計輸入到硬件配置的完整PLD設計流程。其優點是可以編程任意次,可在工作中快速編程,從而實現板級和系統級的動態配置。 ⑤CPLD比FPGA使用起來更方便?！　⒁圆楸矸ńY構方式構成邏輯行為的器件稱為FPGA，如Xilinx的SPARTAN系列、Altera的FLEX10K或ACEX1K系列等。多數動態功率是內部或外部電容向器件充、放電消耗的?！　〔捎眠@種輸入電路后，由于常規I/O是三態的，因此用戶不必擔心時鐘進入器件。在該引腳驅動至高電平800ns后，器件進入極低功率待機模式，待機電流小于100μA?？谷蹟嗍且环N非易失性技術，因此信息存儲不消耗靜態電流。當門電路瞬變時，VDD與地之間短路連接消耗內部功率。如果某個FPGA提供了片內端接，那么它也可能適用于其他兼容性規則。 3. 考慮使用第二個電子數據表制訂FPGA的布局，以確定哪些管腳是通用的、哪些是專用的、哪些支持差分信號對和全局及局部時鐘、哪些需要參考電壓。設計軟件供應商Magma推出的綜合工具Blast FPGA能幫助建立優化的布局，加快時序的收斂。 FPGA配置模式　　FPGA有多種配置模式：并行主模式為一片FPGA加一片EPROM的方式；主從模式可以支持一片PROM編程多片FPGA；串行模式可以采用串行PROM編程FPGA；外設模式可以將FPGA作為微處理器的外設，由微處理器對其編程。 FPGA是由存放在片內RAM中的程序來設置其工作狀態的，因此，工作時需要對片內的RAM進行編程。一些FPGA可以讓設備的一部分重新編輯而其他部分繼續正常運行。 　　CPLD和FPGA的主要區別是他們的系統結構。 　　FPGA一般來說比ASIC（專用集成芯片）的速度要慢，無法完成復雜的設計，而且消耗更多的電能。6. 理解不同存儲器的工作原理及驅動方式。通過高級編程語言或匯編語言實現基本并口讀寫操作，在第三方單片機IP核在FPGA上實現流水燈控制。四、實習要求1. 熟練掌握VHDL語言。 FPGA的特點目前以硬件描述語言（Verilog 或 VHDL）所完成的電路設計，可以經過簡單的綜合與布局，快速的燒錄至FPGA上進行測試，是現代IC設計驗證的技術主流。因為這些芯片有比較差的可編輯能力，所以這些設計的開發是在普通的FPGA上完成的，然后將設計轉移到一個類似于ASIC的芯片上。這樣的結果是缺乏編輯靈活性，但是卻有可以預計的延遲時間和邏輯單元對連接單元高比率的優點。 　　2）FPGA可做其它全定制或半定制ASIC電路的中試樣片。掉電后，FPGA恢復成白片，內部邏輯關系消失，因此，FPGA能夠反復使用。 　　例如，領先FPGA廠商Xilinx最近推出的Virtex5系列采用65nm工藝，可提供高達33萬個邏輯單元、1,200個I/O和大量硬IP塊。Actel主要提供非易失性FPGA，產品主要基于反熔絲工藝和FLASH工藝。 5. 按照受限制程度重新分配信號總線。然后通過使用供應商提供的工具或使用一個文本編輯器手動創建一個限制文件，為I/O標準和SSO等增加必要的支持信息。開關功耗與短路功耗合在一起稱為動態功耗?！　?少用驅動電阻或雙極晶體管，這些器件需維持一個恒定電流，從而增加了靜態電流。同樣，用戶也應關閉所有通過CLKA、CLKB以及HCLK輸入的時鐘。　　此外還要注意，CLKINT只可用作連線時鐘，HCLK并不具備將內部走線網連接到HCLK的能力，因而HCLK資源不能被常規輸入驅動?？偣氖敲總€驅動器功耗之總和。 ②CPLD的連續式布線結構決定了它的時序延遲是均勻的和可預測的,而FPGA的分段式布線結構決定了其延遲的不可預測性。 ⑥CPLD的速度比FPGA快,并且具有較大的時間可預測性。 FPGA的應用　　FPGA的應用可分為三個層面：電路設計，產品設計，系統設計　　1．電路設計中FPGA的應用　　連接邏輯，控制邏輯是FPGA早期發揮作用比較大的領域也是FPGA應用的基石．事實上在電路設計中應用FPGA的難度還是比較大的這要求開發者要具備相應的硬件知識（電路知識）和軟件應用能力（開發工具）這方面的人才總是緊缺的，往往都從事新技術，新產品的開發成功的產品將變成市場主流基礎產品供產品設計者應用在不遠的將來，通用和專用IP的設計將成為一個熱門行業！搞電路設計的前提是必須要具備一定的硬件知識．在這個層面，干重于學，當然，快速入門是很重要的，越好的位子越不等人電路開發是黃金飯碗． 　　2．產品設計　　把相對成熟的技術應用到某些特定領域如通訊，視頻，信息處理等等開發出滿足行業需要并能被行業客戶接受的產品這方面主要是FPGA技術和專業技術的結合問題，另外還有就是與專業客戶的界面問題產品設計還包括專業工具類產品及民用產品，前者重點在性能，后者對價格敏感產品設計以實現產品功能為主要目的，FPGA技術是一個實現手段在這個領域，FPGA因為具備接口，控制，功能IP，內嵌CPU等特點有條件實現一個構造簡單，固化程度高，功能全面的系統產品設計將是FPGA技術應用最廣大的市場，具有極大的爆發性的需求空間產品設計對技術人員的要求比較高，路途也比較漫長不過現在整個行業正處在組建＂首發團隊＂的狀態，只要加入，前途光明產品設計是一種職業發展方向定位，不是簡單的愛好就能做到的！產品設計領域會造就大量的企業和企業家，是一個近期的發展熱點和機遇　　3．系統級應用　　系統級的應用是FPGA與傳統的計算機技術結合，實現一種FPGA版的計算機系統如用Xilinx　V4, V5系列的FPGA，實現內嵌POWER　PC　CPU, 然后再配合各種外圍功能，實現一個基本環境，在這個平臺上跑LINIX等系統這個系統也就支持各種標準外設和功能接口（如圖象接口）了這對于快速構成FPGA大型系統來講是很有幫助的?！　uartus II支持Altera的IP核，包含了LPM/MegaFunction宏功能模塊庫，使用戶可以充分利用成熟的模塊，簡化了設計的復雜性、加快了設計速度。該平臺支持一個工作組環境下的設計要求，其中包括支持基于Internet的協作設計。和第一代相比，Nios II核平均占用不到50%的FPGA資源，而計算性能增長了1倍。 　　Nios II系列能夠滿足任何應用32位嵌入式微處理器的需要，客戶可以將第一代Nios處理器設計移植到某種Nios II處理器上，Altera將長期支持現有FPGA系列上的第一代Nios處理器。 　　長期以來，Altera一直推行嵌入式處理器戰略的原因是，隨著應用的ASIC開發日益受到成本的困擾，OEM日漸轉向FPGA來構建自己的系統。 　　在HardCopy II結構化ASIC中實現Nios II處理器 　　Nios II系列嵌入式處理器具有三個處理器內核，可實現較大范圍的嵌入式處理應用。HardCopy器件設計流程使設計人員可以在一個FPGA中測試、驗證其設計。 MC8051功能特點采用完全同步設計：指令集和標準8051微控制器完全兼容；指令執行時間為l～4個時鐘周期，執行性能優于標準805l微控制器8倍左右；用戶可選擇定時／計數器、串行接口單元的數量，最多可增加到256組；新增特殊功能寄存器用于選擇不同的定時／計數器、串行接口單元；可選擇是否使用乘法器(乘法指令MUL)；可選擇是否使用除法器(除法指令DIV)；可選擇是否使用十進制調整功能(十進制調整指令DA)；I/0口不復用，無雙向數據I／O端口，輸入、輸出端口獨立；內部帶256Byte RAM；⑾最多可擴展至64 KB的ROM和64 KB的RAM；與工藝無關，可通過修改VHDL源代碼擴展及參數化設置 MC8051結構及設計層次圖1給出MC805l_eore的頂層設計模塊及其子模塊包括頂層的各個信號端口及3個存儲器模塊同時給出了頂層的輸入輸出I／O口定時/計數器和串行接口單元，對應于圖中的MC805l_tmrctr和MC8051_siu模塊，數量可選擇，圖中用虛線表示MC8051 IP核與工業標準8051單片機不同，MC8051的輸入、輸出并口分別映射到獨立的端口上其頂層各I／O信號的描述如表l所示 MC805lIP核的設計層次及對應的VHDL文件如圖2所示，它由定時／計數器、ALU算數邏輯單元、串行接口單元和控制單元組成RAM及ROM模塊不包括在IP核內盡管MATLAB開始并不是為控制理論與系統的設計者們編寫的，但以它“語言”化的數值計算、強大的矩陣處理及繪圖功能等很快就為自動控制界研究人員所矚目。下圖是10241位的SRAM結構示意圖。地址譯碼器完成存儲單元的選擇，通常有線性譯碼(單譯碼)和復合譯碼(雙譯碼)兩種方式。（2）典型SRAM芯片Intel 6116目前各種中、高檔PC系列微機和工作站普遍采用SRAM芯片組成CPU外部的高速緩沖存儲器Cache，在一般的單片機開發系統、單板機系統及早期的低檔微機中，多采用SRAM構成存儲器的RAM子系統。產品資料根據CE, RAS,CAS 和WE 信號狀態，以表格形式描述內存命令。如PC2700是DDR333，其工作頻率是333/2=166MHz。圖4 閃存存儲單元結構圖與場效應管一樣，閃存也是一種電壓控制型器件。 　　NAND閃存被廣泛用于移動存儲、數碼相機、 MP3播放器、掌上電腦等新興數字設備中。 　　NOR的特點是芯片內執行(XIP, eXecute In Place),這樣應用程序可以直接在flash閃存內運行,不必再把代碼讀到系統RAM中。每顯示行包括800點，其中640點為有效顯示區，160點為行消隱期（非顯示區）。 在設計彩色PDP的存儲和控制電路時，使用了Altera公司的FPGA來對圖像進行存儲和整理，并產生驅動電路需要的各種控制波形。場狀態機v_state開始時進入v_video狀態，對應了每場的有效顯示行，場計數器v_t的計數值每行加1。 彩條信號產生模塊包括了彩條模式控制、豎彩條發生和橫彩條發生等三個模塊。 圖9彩條模式控制模塊有一個控制輸入端子，它通過下拉電阻接地，一個常開按鈕接電源。從圖10和圖11中還可以看出,復合消隱信號cBlank的行消隱期比行同步信號10(的低電平脈沖寬度要寬。 b11111111。 counter=counter+1。b1_0111_1101_0111_1000_0100_0000)b0000000)b11111111。 end（2）點擊FileNew..在該項目下新建Verilog ，輸入上面的源程序代碼并保存。后面的幾行分別是鎖定CLK和8個LED的引腳。在這種方式下，算法結果可以在進入下一階段和編譯至目標FPGA平臺之前進行驗證。Flash編程設計是IDE Flash Programmer的關鍵組成部分。CoDeveloper的輸出軟件和輸出硬件功能將從CoDeveloper輸出生成的硬件和軟件文件給新創建的Quartus項目。軟件程序：i nclude i nclude i nclude int main (void) __attribute__ ((weak, alias (alt_main)))。 　　　} IOWR_ALTERA_AVALON_PIO_DATA(LED_BASE, led)。七、實習總結短暫的畢業實習很快就過去了，通過這十幾天的實習，我得到了很大的收獲，這些都是平時在課堂理論學習中無法學到的，我主要的收獲有以下幾點：(1) 在將基礎知識學習階段首先，我們了解到隨著集成電路工藝技術的不斷發展和集成度的提高，嵌入式系統由板級向芯片級過渡，形成一種新的設計方法一片上系統(System on Chip，簡稱SoC)。其次，我們在進一步學習中還得到以下收獲：1．掌握了幾種基本的集成電路設計軟件工具的使用，器件的連接方法，編程語言程序的規范；2．了解了一般簡單仿真和綜合程序的使用方法，掌握了一般51系列單片機IP核的原理及在FPGA操作平臺下的操作技巧和編寫代碼的注意事項； 3．熟悉了整個集成電路制造，IC產業流程； 4．本次實習大大增強了我們的團隊合作精神，培養了我們可俯瞰苦難、學習新知識的能力和細心嚴謹的作風。編寫每一條指令，都得對機器，對工作，對人負責。自己的動手能力在實習中得到很大的鍛煉。相信這些寶貴的經驗會成為我今后成功的最重要的基石。在實習的前期基礎知識和軟件培訓課程中，因為急于開始動手操作，以致部分內容沒有很好的理解，掌握的不夠扎實，在之后的實踐中也證明了這一點，因此，本次實習也使我明白了不可以輕易地跳躍性學習，要按照要求，一步一步，踏踏實實