通信工程畢業(yè)設(shè)計-基于fpga的出租車計費(fèi)系統(tǒng)的設(shè)計(專業(yè)版)

　　

【正文】 if t=0 then // 寫第四行 // case q is when 00110=D=f0。 when 01101=D=c7。 when 10100=D=be。 end case。 when 01011=D=a5。 end if。039。 e=39。 D : OUT STD_LOGIC_vector(7 downto 0) )。這些新的 FPGA 芯片最低價將達(dá)到 美元，代表了全球最低成本的 FPGA，并且相對于基于 SRAM 的 FPGA 來說具有保密的優(yōu)勢。 自動計費(fèi)模塊 由于起步費(fèi)要求在開始計費(fèi)時屏幕 上就要顯示，受到 VHDL 語言的限制，不能在一個結(jié)構(gòu)模塊里給某個變量賦兩種初始值的選擇，所以要給它一個初始化模塊。 （ 6） PASSWORD：密碼設(shè)定模塊，為了防止司機(jī)或者別人隨意改動計費(fèi)標(biāo)準(zhǔn)的參數(shù) 長沙學(xué)院畢業(yè)設(shè)計 (論文 ) 17 設(shè)定，設(shè)置了一個密碼保護(hù)模塊。輸出端 shi、 ge、 c、 m分別給顯示部分，只有當(dāng)要設(shè)定此項數(shù)值時才會在屏幕上顯示。其中 p 為速度值輸入端，其值大于 180km/h 時汽車超速，high 端為高電平，發(fā)出聲光報警。 （ 4）輸入方式設(shè)置 表 輸入方式設(shè)置 功能：設(shè)置光標(biāo)、畫面移動方式。計費(fèi)標(biāo)準(zhǔn)設(shè)定模塊將設(shè)定好的數(shù)值分別送到自動計費(fèi)模塊、計時模塊和計程模塊。 （ 2） 添加文件，包括最頂層的設(shè)計實(shí)體文件以及一些額外的電路模塊描述文件或定制的功能庫。 FPGA 有多種配置模式：并行主模式為一片 FPGA 加一片 EPROM 的方式；主從模式可以支持一片 PROM 編程多片 FPGA；串行模式可以采用串行 PROM 編程 FPGA；外設(shè)模式可以將 FPGA 作為微處理器的外設(shè)，由微處理器對其編程 [4]。 FPGA 采用了邏輯單元陣列 LCA（ Logic Cell Array）這樣一個新概念，內(nèi)部包括可 長沙學(xué)院畢業(yè)設(shè)計 (論文 ) 4 配置邏輯模塊 CLB（ Configurable Logic Block）、輸出輸入模塊 IOB（ Input Output Block）和內(nèi)部連線（ Interconnect）三個部分。 CAE 的主要功能是： 原理圖輸入，邏輯仿真，電路分析，自動布局布線， PCB 后分析。在多種平臺運(yùn)行，提供易于使用的界面，并且有廣泛的特征。實(shí)踐表明，這種方案不僅能解決傳統(tǒng)計費(fèi)器集成度不高，功能升級不方便，易受干擾的問題而且能大大增強(qiáng)系統(tǒng)的可靠性。以出租車多功能計費(fèi)器為例，用戶不僅要求計費(fèi)器性能穩(wěn)定，計費(fèi)準(zhǔn)確，有防作 弊功能 。在方案的選擇上，對比了各個方案的優(yōu)缺點(diǎn)，并對現(xiàn)有的計費(fèi)系統(tǒng)進(jìn)行了更新，使它能夠更好的滿足不同的要求。但各國也正在努力開發(fā)相應(yīng)的工具。 （ 5） FPGA 采用高速 CHMOS 工藝，功耗低，可以與 CMOS、 TTL 電平兼容。 1993 年， IEEE 對 VHDL 進(jìn)行了修訂，從更高的抽象層次和系統(tǒng)描述能力上擴(kuò)展 VHDL 的內(nèi)容，公布了新版本的 VHDL，即 IEEE 標(biāo)準(zhǔn)的 10761993 版本，（簡稱 93 版）。目前市場上使用的出租車計費(fèi)器主要采用的都是利用 MCU 如 89C51 單片機(jī)實(shí)現(xiàn)的計費(fèi)器設(shè)計，顯示方式上主要采用的是固定顯示內(nèi)容的 LED顯示。 LCM 由字符型液晶顯示屏（ LCD）、控制驅(qū)動電路 HD44780 及其擴(kuò)展驅(qū)動電路 HD44100 等組成，具有若干個 5x7 或 5x10 點(diǎn)陣組成的字符集，可顯示 192 種字符，還具有 64 個字節(jié)的自定義字符 RAM。 （ 6）寫數(shù)據(jù) 表 寫 數(shù)據(jù) RS R/W DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 0 0 0 0 0 0 1 D C B RS R/W DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 0 0 0 0 0 0 0 1 1/D S RS R/W DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 0 0 1 A6 A5 A4 A3 A2 A1 A0 RS R/W DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 1 0 數(shù) 據(jù) 長沙學(xué)院畢業(yè)設(shè)計 (論文 ) 12 功能：根據(jù)最近設(shè)置的地址性質(zhì)，數(shù)據(jù)寫人 DDRAM 或 CGRAM 內(nèi)。輸出端 js60 送到顯示部分計數(shù)，每 1 分鐘一個上升沿， js 端送到計程計時選通模塊，默認(rèn)為每 5分鐘計為 1km 送出一個高電平 。密碼輸入正確后 passout 會變?yōu)? 1 送到 set 模塊和 chelun 模塊，否則為 0，禁止設(shè)定。所以預(yù)設(shè)值為 5分鐘。 統(tǒng)計 模塊 圖 統(tǒng)計模塊 長沙學(xué)院畢業(yè)設(shè)計 (論文 ) 19 為讓司機(jī)更好的了解一天的營運(yùn)額狀況，所以做了一個統(tǒng)計模塊，用來統(tǒng)計所接乘客總數(shù)和營運(yùn)額總數(shù)。使用 VHDL 語言、 Quartus 軟件，實(shí)現(xiàn)了軟件的設(shè)計制作。 BEGIN PROCESS (clk) BEGIN IF (clk39。 rw=39。 if q=4 then rs=39。 // 第四行首地址 // end case。 when 10000=D=aa。 when 01001=D=b3。 when 11001=D=bj。 when 10010=D=cc。 when 01011=D=f5。 when 11000=D=ci。 when 01000=D=c2。 when 01111=D=b9。 when 10110=D=ag。 if t=1 then // 寫第一行 // case q is when 00110=D=a0。 if q=5 then rs=39。 rw=39。 IF p=0 then e=39。 ENTITY lcd IS PORT ( clk : IN STD_LOGIC。當(dāng) rs為高電平， e為下降沿時開始寫數(shù)據(jù)給 DDRAM。 up和 down 為加減鍵， clk 為加減的快慢頻率， ds 為每公里價格輸出端給自動計費(fèi)模塊，它的初始值設(shè)為 元 /km，每次可以加減 元進(jìn)行設(shè)定，最大值為 元 /km。 （ 4） SETMUX：設(shè)置按鍵選通模塊，為了減少出租車計費(fèi)器上的按鍵，為它做了一個按鍵選通模塊。 圖 計程計時選通模塊 計程計時顯示輸出模塊 圖 計程計時顯示輸出模塊 圖 為計程計時顯示輸出模塊， LCD 顯示屏上會顯示 0到 999km 的路程和 0 到99min 的時間。下面是 VHDL 編寫的模塊框圖，如圖 所示。這 6條控制指令為： （ 1）功能設(shè)置 表 功能設(shè)置 功能：工作方式設(shè)置（初始化指令）。 （ 1）利用 FPGA 取代 MCU （ 2）利用 LCD 取代 LED （ 3）增加計價標(biāo)準(zhǔn)設(shè)定功能 長沙學(xué)院畢業(yè)設(shè)計 (論文 ) 7 設(shè)計原理 出租車計費(fèi)方式 由于各地出租車計價情況的不同，本設(shè)計主要依據(jù)上海市出租車計價情況作為參考依據(jù)。在對一個設(shè)計實(shí)體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計就可以直接調(diào)用這個實(shí)體。掉電后， FPGA 恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此， FPGA 能夠反復(fù)使用。 EDA 技術(shù)的應(yīng)用廣泛，現(xiàn)在已涉及到各行各業(yè)。 長沙學(xué)院畢業(yè)設(shè)計 (論文 ) 3 第 2 章 設(shè)計相關(guān)工具簡介 EDA 簡介 電子設(shè)計技術(shù)的核心就是 EDA 技術(shù)， EDA 是指以計算機(jī)為工作 臺，融合應(yīng)用電子技術(shù)、計算機(jī)技術(shù)、智能化技術(shù)最新成果而研制成的電子 CAD 通用軟件包，主要能輔助進(jìn)行三方面的設(shè)計工作，即 IC 設(shè)計、電子電路設(shè)計和 PCB 設(shè)計。 國內(nèi)外研究狀況 從國內(nèi)外的各種研究方法來看，實(shí)現(xiàn)出租車計費(fèi)系統(tǒng)總共有三種方案。長 沙 學(xué) 院 CHANGSHA UNIVERSITY 畢業(yè)設(shè)計 資料 設(shè)計 題目： 基于 FPGA 的出租車 計費(fèi)系統(tǒng)的設(shè)計 系 部： 電子與通信工程系 專 業(yè)： 通信工程 學(xué) 生 姓 名： 班 級： 一班 指導(dǎo)教師姓名： 職稱 副教授 最終評定成績 長沙學(xué)院教務(wù)處 二○○九年五月制 目 錄 第一部分 設(shè)計說明書 一、設(shè)計說明書 第二部分 外文資料翻譯 一、外文資料原文 二、外文資料翻譯 第三部分 過程管理資料 一、 畢業(yè)設(shè)計課題任 務(wù)書 二、 本科畢業(yè)設(shè)計開題報告 三、 本科畢業(yè)設(shè)計中期報告 四、 畢業(yè)設(shè)計指導(dǎo)教師評閱表 五、 畢業(yè)設(shè)計評閱教師評閱表 六、 畢業(yè)設(shè)計答辯評審表 20 09 屆 本科生畢業(yè)設(shè)計資料 第一部分 設(shè)計說明書 （ 20 09 屆） 本科生畢業(yè)設(shè)計說明書 基于 FPGA 的出租車計費(fèi)系統(tǒng)的設(shè)計 系 部： 電子與通信工程系 專 業(yè)： 通信工程 學(xué) 生 姓 名： 班 級： 一班 學(xué)號 指導(dǎo)教師姓名： 職稱 副教授 最終評定成績 2021 年 6 月 長沙學(xué)院本科生畢業(yè)設(shè)計 基于 FPGA 的出租車計費(fèi)系統(tǒng)的設(shè)計 系 （部）： 電子與通信工程系 專 業(yè)： 通信工程 學(xué) 號： 學(xué)生姓 名： 指導(dǎo)教 師： 副教授 2021 年 6 月 長沙學(xué)院畢業(yè)設(shè)計 (論文 ) I 摘 要 隨著 EDA