電子技術(shù)課程設(shè)計(jì)基礎(chǔ)(留存版)

　　

【正文】 緊型電位器；在計(jì)算機(jī)伺服系統(tǒng)及某些精密儀器設(shè)備中，常選用多圈電位器；在晶體管放大器的偏置電路中，可選用半可調(diào)型電位器。 設(shè)計(jì)元器件的極限參數(shù)時(shí)，必須留有足夠的余量，一般按。電源一般只標(biāo)出電源電壓的數(shù)值（例如 +5V， +15V， — 15V）。 所有 集成電路的組裝方向要保持一致，以便于正確布線。電源接通之后不要急于測(cè)量數(shù)據(jù)和觀察結(jié)果，首先要觀察有無異常現(xiàn)象，包括有無冒煙、異常氣味、觸摸元件是否有發(fā)燙現(xiàn)象、電源是否短路等。 把靜態(tài)和動(dòng)態(tài)的測(cè)試結(jié)果與設(shè)計(jì)的指標(biāo)進(jìn)行比較，經(jīng)過進(jìn)一步分析后對(duì)電路參數(shù)實(shí)施合理的修正。首先要通過對(duì)原理圖的分析，把系統(tǒng)分成不同功能的電路模塊，通過逐一測(cè)量找出故障所在區(qū)域，然后對(duì)故障模塊區(qū)域內(nèi)部加以測(cè)量并找出故障，即從一個(gè)系統(tǒng)或模塊的預(yù)期功能出發(fā)，通過實(shí)際測(cè)量，確定其功能的實(shí)現(xiàn)是否正常來判 斷是否存在故障，然后逐步深入，進(jìn)而找出故障并加以排除。在電路中，由于安裝前經(jīng)過調(diào)試，元器件損壞的可能性很小。 （ 5）單元電路的設(shè)計(jì)、元器件選擇和參數(shù)計(jì)算。只能是適應(yīng)環(huán)境，抑制干擾，加強(qiáng)電子系統(tǒng)的抗干擾能力，以保證電子電路的可靠運(yùn)行。由于高頻干擾信號(hào)通過電源變壓器的主要傳播通道是初級(jí)線圈與次級(jí)線圈之間的分布電容，而 38 不是初、次級(jí)之間的電磁耦合。信號(hào)線越長(zhǎng)及周圍電磁場(chǎng)越強(qiáng)，則干擾強(qiáng)度越大。由于光電耦合器輸入阻抗很低，而疊加在信號(hào)上的噪聲信號(hào)的內(nèi)阻很高，所以，盡管噪聲 信號(hào)的幅值較高，但進(jìn)入光電耦合器的噪聲很小，只形成很微弱的電流，不足以使發(fā)光二極管發(fā)光，從而抑制了噪聲信號(hào)的傳輸。 B． 邏輯狀態(tài)的含義。在使用中規(guī)模集成電路設(shè)計(jì)組合邏輯電路時(shí)，第一步進(jìn)行邏輯抽象；第二 步寫出邏輯函數(shù)式，這和使用小規(guī)模集成電路時(shí)沒有區(qū)別；第三步將邏輯函數(shù)變換為適當(dāng)?shù)男问剑灰欢ㄒ蠡癁樽詈?jiǎn)形式。狀態(tài)化簡(jiǎn)的目的就在于將等價(jià)狀態(tài)合并，以求得最簡(jiǎn)的狀態(tài)轉(zhuǎn)換圖。但在空間尺寸受到限制且組成部分多而復(fù)雜的場(chǎng)合時(shí) ，布局是十分艱難的，常常要對(duì)多個(gè)布局方案進(jìn)行比較。不論采用哪一種，都應(yīng)考慮到安裝、調(diào)試和檢修的方便。此外，集成塊之間的距離（即空余面積）應(yīng)視其周圍元器件的多少而定。因此在印刷電路板的地線布置上常采用另一種地線布置方式，即串聯(lián)接地方式，如圖 31（ b）所示，各級(jí)的 地線直接相連后再接到公共地上。圖中四角上的圓孔為面包板安裝孔。插接連線時(shí)，應(yīng)用鑷子夾住導(dǎo)線后垂直插入或拔出插孔，不要用手插拔，以免把導(dǎo)線插彎。各引腳的識(shí)別為：集成電路上有一個(gè)缺口或小圓孔用來標(biāo)明引腳 1的位置。如果手邊無器件手冊(cè)，可以根據(jù)構(gòu)成晶體管的 PN 結(jié)，利用萬用表來識(shí)別管腳。在電路中通過調(diào)節(jié)其滑動(dòng)臂（或轉(zhuǎn)軸）可使輸出 68 電位發(fā)生 改變，故可調(diào)式電阻常稱為電位器。 5. CMOS 集成電路輸入信號(hào)與電源的開關(guān)順序 若 CMOS電路與輸入信號(hào)源采用兩組電源供電時(shí)，應(yīng)注意兩組電源開啟與關(guān)斷的順序。使用時(shí)，不能將電源與地顛倒錯(cuò)接，否則將會(huì)因?yàn)檫^大電流流過而造成器件損壞。 二、任務(wù)和要求 78 設(shè)計(jì)并制作一個(gè)壓控波形發(fā)生器，要求如下： 圖 11 壓控波形發(fā)生器輸出波形 1. 它能同時(shí)輸出如圖 11所示的三種波形，它們的頻率均為 fo，fo 與控制電壓 VC 的函數(shù)關(guān)系是： fo=100VC（ HZ） 式中 VC 的單位為伏特，它可在 +1V～ +10V 范圍內(nèi)變化。當(dāng) 它的輸出電壓 VO2 為低電平時(shí)，三極管截止。 對(duì)于觸發(fā)器來講，不使用的輸入端不能懸空，應(yīng)根據(jù)邏輯功能接入電平。否則會(huì)因切斷電源時(shí)，大電容通過保護(hù)二極管放電，放電電流較大而損壞二極管，或由于長(zhǎng)線的分布電感與電容構(gòu)成 LC 寄生振蕩而損壞保護(hù)二極管。 70 3. CMOS 集成電路的電源電壓 CMOS 集成電路的電源電壓的極性不可接反。使用電容時(shí)，要注意電容的容量、耐壓是否滿足設(shè)計(jì)要求。 圖中有兩種是帶定位銷標(biāo)記的，一種是不帶定位銷的，帶定位銷的是從定位銷算起，按順時(shí)針方向，管腳依次為發(fā)射極 E、基極 B、集電極 C 管殼 D。 準(zhǔn)確識(shí)別器件的引腳，最可靠的方法還是查閱器件手冊(cè)。 關(guān)于連線的插接。由于每個(gè)引腳只占一個(gè)孔，因此，一組插孔中還有 4 個(gè)孔可作為該引腳與其他元器件連接的引出端，使接線十分方便。 輸入信號(hào)的“地”應(yīng)就近接在輸入級(jí)的地線上。布局的優(yōu)劣不僅影響到電路板的走線、調(diào)試、維修以及外觀，也對(duì)電路板的電器性能有一定影響。 （ 5）注意電路板的分塊與布置。 電子電路安裝布局分電子裝置整體結(jié)構(gòu)布局和電路板上元器件安裝布局兩種。通常都是取原因作為輸入邏輯變量，取結(jié)果作為輸出邏輯變量。為了把邏輯電 路實(shí)現(xiàn)為具體的電路裝置，還需要做一系列的工藝設(shè)計(jì)工作，包括設(shè)計(jì)機(jī)箱、面板、電源、顯示電路、控制開關(guān)等，最后還必須進(jìn)行組裝和調(diào)試。組合邏輯電路的基本設(shè)計(jì)步驟如下： 邏輯抽象。 B． 采用 光電耦合傳輸。 B． 強(qiáng)信號(hào)電路和弱信號(hào)電路的地應(yīng)分開，然后再在一點(diǎn)上接公共地。 B． 接電源濾波器。 （ 1）電子電路中常見的干擾 干擾源可來自電子系統(tǒng)內(nèi)部，也可來自電子系統(tǒng)外部。 6. 設(shè)計(jì)報(bào)告的撰寫 設(shè)計(jì)報(bào)告的撰寫應(yīng)包括以下內(nèi)容： （ 1）設(shè)計(jì)電路名稱。使用接插板做實(shí)驗(yàn)出現(xiàn)故障時(shí)，應(yīng)檢查是否因接線端接觸不良而導(dǎo)致元器件本身沒有正常工作。 E． 安裝和調(diào)試自始至終要有嚴(yán)謹(jǐn)?shù)目茖W(xué)作風(fēng)，不能抱有僥幸心理。分塊調(diào)試分為靜態(tài)調(diào)試和動(dòng)態(tài)調(diào)試。無論哪種方法，在檢查中都要對(duì)已經(jīng)檢查過的連線做標(biāo)記。這一過程的實(shí)現(xiàn)，為電子技術(shù)在人類的社會(huì)生活和生產(chǎn)實(shí)踐中發(fā)揮巨大作用提供了現(xiàn)實(shí)性和可能性的保證，同時(shí)，這一過程也是對(duì)理論設(shè)計(jì)的檢驗(yàn)、修改和完善。 電路圖中所有的連線都要表示清楚，各元器件之間的絕大多數(shù)連線應(yīng)在圖上直接畫出。這種計(jì)算有的需要根據(jù)電路理論進(jìn)行，有的按照工程估算方法，有的可用典型電路參數(shù)或經(jīng)驗(yàn)數(shù)據(jù)。有時(shí)為了解決電容器自身分布電感的影響，常在自身電感較大的電容器的兩端并接一個(gè)自身等效電感很小的小容量電容器。 RX 型線繞電阻器的分布電容和分布電感較大，僅用于工作頻率低于 50KHZ的電路 15 中； RH型合成膜電阻器和 RS 型有機(jī)實(shí)心電阻器的工作頻率在幾十MHZ 左右； RT 型碳膜電阻器的工作頻率可達(dá) 100MHZ； RJ 型金屬膜電阻和 RY 型氧化膜電阻器的工作頻率可高達(dá)幾百 MHZ。 各單元電路之間要注意在外部條件、元器件使用、連接關(guān)系等方面的配合，盡可能減少元器件的數(shù)量、類型、電平轉(zhuǎn)換和接口電路，以保證電路最簡(jiǎn)單、工作最可靠、經(jīng)濟(jì)實(shí)用。因此在設(shè)計(jì)電路時(shí)，應(yīng)根據(jù)情況靈活掌握。 （ 6）收獲和體會(huì)及存在的問題和進(jìn)一步的改進(jìn)意見等。 6. 學(xué)會(huì)撰寫課程設(shè)計(jì)總結(jié)報(bào)告。而課程設(shè)計(jì)則是針對(duì)某一 門課程的要求，通過一階段課程的各教學(xué)環(huán)節(jié)（課堂教學(xué)、實(shí)習(xí)和實(shí)驗(yàn)）之后，對(duì)學(xué)生進(jìn)行的綜合性訓(xùn)練，旨在培養(yǎng)學(xué)生運(yùn)用課程中所學(xué)到的理論知識(shí)與實(shí)踐緊密結(jié)合，培養(yǎng)學(xué)生能夠獨(dú)立地解決實(shí)際問題。學(xué)生應(yīng)按規(guī)定的格式編寫設(shè)計(jì)說明書。因此，電子電路的系統(tǒng)設(shè)計(jì)就顯得越來越重要。在明確每個(gè)單元電路的技術(shù)指標(biāo)后，要分析清楚單元電路的工作原理，設(shè)計(jì)出各單元的電路結(jié)構(gòu)形式，盡量采用學(xué)過的或熟悉的單元電路，要善于通過查資料，分析研究一些新型電路，開發(fā)利用新型器件，亦可在與設(shè)計(jì)要求相近的電路基礎(chǔ)上進(jìn)行適當(dāng)改進(jìn)或進(jìn)行創(chuàng)造性設(shè)計(jì)。選擇的集成電路不僅要在功能和特性上實(shí)現(xiàn)設(shè)計(jì)方案，滿足功耗、電壓、溫度、價(jià)格等多方面的要求，而且應(yīng)考慮到封裝方式。 B． 注意所設(shè)計(jì)電路對(duì)電容器絕緣電阻和損耗角正切值 tanδ的要求。此外，直線式電位器還用于晶體管電路中工作 18 點(diǎn)的調(diào)節(jié)，接收機(jī)中 AGC電壓的控制以及電視機(jī)中楨線性、楨幅、行同步、楨同步等的調(diào)節(jié)；反對(duì)數(shù)式電位器阻值在轉(zhuǎn)角較小時(shí)變化大，以后逐漸變小。 在滿足性能指標(biāo)和上述各項(xiàng)要求的前提下，應(yīng)優(yōu)先選用現(xiàn)有的或容易 買到的元器件，以節(jié)省時(shí)間和精力。除中大規(guī)模器件外，其余元器件的符號(hào)應(yīng)當(dāng)標(biāo)準(zhǔn)化。 正確的組裝方法和合理的布局，不僅可使電路整齊美觀、工作可靠 ，而且便于檢查、調(diào)試和故障的排除。 調(diào)試的方法有兩種。使用示波器時(shí)，最好把示波器信號(hào)輸入方式置于“ DC”檔，即采用直流耦合方式可以同時(shí)觀察被測(cè)信號(hào)的交、直流成分。 D． 誤操作。 前面介紹的通用方法對(duì)一般電子電路都適用，但它具有一定的盲目 性，效率低。 （ 9）所用元器件的編號(hào)列表。 （ 2）常用的抗干擾措施 電網(wǎng)干擾及抗干擾措施 37 大多數(shù)電子電路的直流電源都是由電網(wǎng)交流電源經(jīng)整流濾波、穩(wěn)壓后提供的。 若欲阻止 50HZ 工頻干擾，則選用 f ＝ 50HZ。信號(hào)線越長(zhǎng)表明信號(hào)源與電子系統(tǒng)的距離越遠(yuǎn)，則信號(hào)地線也越長(zhǎng)，即地線電阻就越大，會(huì)導(dǎo)致信號(hào)源的地與電子系統(tǒng)的地不是等電位，而形成較大的電位差，此電位差構(gòu)成長(zhǎng) 線信號(hào)的地線干擾信號(hào)。隨著科學(xué)技術(shù)的發(fā)展，數(shù)字電子技術(shù)的研究和應(yīng)用又取得了新的進(jìn)展，其中尤以可編程邏輯器件的廣泛應(yīng)用令人矚目。 將邏輯函數(shù)化簡(jiǎn)或變換成適當(dāng)?shù)男问健? 如果可用的中規(guī)模集成電路的品種有限，而這些器件的邏輯函數(shù)式又與要求產(chǎn)生的邏輯函數(shù)在形式上相差甚遠(yuǎn)，就不宜采用這些器件來設(shè)計(jì)所需的邏輯電路了。 （ 5）畫 邏輯圖 根據(jù)得到的方程式畫出邏輯圖。為此，大功率管應(yīng)加裝散熱片，并布置在靠近裝置的外殼，要開鑿?fù)L(fēng)孔，必要時(shí)加裝小型排風(fēng)扇。 （ 8）注意安裝、調(diào)試和維修的方便，并盡可能注意整體布局 53 的美觀。 （ 3）連線布置。 二、元器件插接與焊接技術(shù) 前面已提到元器件在電路板上的組裝方式有插接和焊接兩種，現(xiàn)分別介紹如下。 一塊面包板的面積是有限的，當(dāng)電路規(guī)模比較大時(shí)，可用多塊面包板拼起來使用。 用插接方式組裝電路的最大優(yōu)點(diǎn)是：不用焊接，不用制印刷板，容易更改線路和器件，而且可以多次使用，使用方便，造價(jià)低廉，因此，在產(chǎn)品研制、開發(fā)過程中和課程設(shè)計(jì)中得到了廣泛的應(yīng)用。具體測(cè)量方法為：用萬用表“ R 1K”或“ R 100”檔測(cè)兩個(gè)管腳之間的電阻，將表的黑表筆（ — ）接某一管腳，紅表筆（＋）接另一個(gè)管腳，測(cè)得電阻最小的一次，則黑表筆所接為二極管及穩(wěn)壓管的正極，紅表筆接的是負(fù)極。 圖 35 晶體管管腳識(shí)別圖 67 （ a） 金屬外殼晶體管 （ b） 塑料外殼晶體管 （ 3）電容器 電容器可分為固定式和可變式兩大類。 四、 CMOS 集成電路使用注意事項(xiàng) CMOS 集成電路有電路簡(jiǎn)單、功耗 低、扇出系數(shù)大、抗干擾能力強(qiáng)、易于大規(guī)模集成等許多獨(dú)特的優(yōu)點(diǎn)，使其發(fā)展十分迅速，已越來越廣泛地得到應(yīng)用。 6. CMOS 集成電路多余端的處理 CMOS 電路的多余輸入端不允許懸空。 5. TTL集成電路通電注意事項(xiàng) 在電源接通時(shí)，不要移動(dòng)或插入集成電路，因?yàn)殡娏鞯臎_擊可能會(huì)造成永久性損壞。 4. 方波的上升時(shí)間和下降時(shí)間分別不超過 200ns。 15V 直流穩(wěn)壓電源供電。雖然懸空相當(dāng)于高電平，并不影響與門的邏輯功能，但懸空容易接受干擾，有時(shí)會(huì)造成電路誤動(dòng)作，這在時(shí)序電路中表現(xiàn)更為明顯。多 余輸入端的處理方法有兩種：一是按邏輯功能要求，把多余端接 VDD或 VSS（對(duì)與邏輯，接 VDD；或邏輯，則接 VSS）。為此，在制造 CMOS 集成塊時(shí)，所有輸入端都附加有保護(hù)電路，如圖 36 中二極管 D1～ D3 和 69 電阻 R 所示。而可變式電容器的容量是可調(diào)整變化的。 圖 34 集成電路引腳圖 用數(shù)字萬用表也可以測(cè)量二極管和穩(wěn)壓管。所以應(yīng)選購(gòu)簧片質(zhì)量好的面包板，對(duì)多次使用后的面包板應(yīng)從背面揭開，取出彈性差的簧片，用鑷子加以調(diào)整，使彈性增強(qiáng)，以延長(zhǎng)面包板的使用壽命。 圖 33 雙列直插式集成塊插入面包板的方式 60 在面包板上組裝電路應(yīng)注意以下幾點(diǎn)： 所有集成塊的插入方向要保持一致，以便于正確布線和查線。面包板是一個(gè)有許多小方孔的塑料板，每個(gè)小方孔內(nèi)裝有供插接元器件引腳或?qū)Ь€的金屬簧片。 （ 4）合理布置接地線。在盡量滿足這些原則的前提下，應(yīng)特別注意安裝、調(diào)試和維修方便，以及整體美觀。 為此，半導(dǎo)體器件、熱敏器件、電解電容等應(yīng)盡可能遠(yuǎn)離發(fā)熱部件。 如果電路不能自啟動(dòng)，則需要采取措施加以解決，一種方法是在電路開始工作時(shí)，通過預(yù)置數(shù)將電路的狀態(tài)置成有效狀態(tài)循環(huán)中的某一種，另一種方法是修改邏輯設(shè)計(jì)。 最后，按照上面比較的結(jié)果，畫出設(shè)計(jì)的邏輯電路圖。 A． 在使用小規(guī)模集成門電路進(jìn)行設(shè)計(jì)時(shí)，為獲得最簡(jiǎn)單的設(shè)計(jì)結(jié)果，應(yīng)將函數(shù)式化成最簡(jiǎn)形式，即函數(shù)式中相加的乘積項(xiàng)最少，而且每個(gè)乘積項(xiàng)的因子也最少。 1. 常用組合邏輯電路的設(shè)計(jì) 根據(jù)邏輯功能的不同特點(diǎn)，可以把數(shù)字電路分成兩大類，一類為組合邏輯電路（簡(jiǎn)稱為組合電路），另一類則是時(shí)序邏輯電路（簡(jiǎn)稱時(shí)序電路）。即每個(gè)信號(hào)都采用互絞的線進(jìn)行傳輸，其中一條是信號(hào)線，另一條是地線。 E． 電容濾波。此外，雷電感應(yīng)也在電網(wǎng)上產(chǎn)生強(qiáng)烈的高頻浪涌電壓，其幅值可以達(dá)到 電網(wǎng)電壓的幾倍到幾十倍。 （ 10）列出參考文獻(xiàn)，格式為作者、文獻(xiàn)名、刊物名、出版單位、出版時(shí)間、卷號(hào)和頁(yè)