數字電子技術基礎習題答案(留存版)

　　

【正文】 輯圖 （a）八進制計數器（b）七進制計數器 CT74290（Ⅰ）為三進制計數器，CT74290（Ⅱ）為六進制計數器，因此電路為3*6=18進制計數器。圖P524a（2）由狀態轉換圖可以得到次態卡諾圖如圖P524b。：（1）多諧振蕩器（2）當細銅絲不斷時，555 定時器的RD 置成低電平，使Q 輸出始終為低電平，喇叭不響。它由可編程的與邏輯陣列、固定的或邏輯陣列和輸出電路三部分組成。基于SRAM編程的FPGA在系統斷電時編程信息會隨之丟失，因此每次開始工作時都要重新裝載編程數據。在這個LUT中，組合功能是通過查找表而不是通過運算來完成的，其速度比用常規邏輯運算實現時更快，且這一優勢因EAB的快速訪問而得到了進一步加強。如果，不能完成模數轉換，因為反向積分過程中計數器將產生溢出，產生錯誤結果。 解：FLEX 10K系列在結構上包括嵌入式陣列塊(EAB, Embedded Array Block)、邏輯陣列塊(LAB)、快速通道(Fast Track)互連和輸入/輸出單元(IOE, InOut Element)四部分。雖然CPLD和FPGA的集成度都可達到數十萬門，但相比較而言，CPLD更適合于完成各類算法和組合邏輯；而FPGA則更適合于完成時序較多的邏輯電路。通過對與邏輯陣列編程，可以獲得不同形式的組合邏輯函數。輸出脈沖寬度由下式求得：TW=RCln3=100103106=363（ms）。.圖P523 （1）CT4194清零后，S1S0=01，處于右移工作狀態，為五進制計數器，圖b為七進制計數器。因此電路不能自啟動。第5章自測題 選擇題1A，2D，3C，4D，5B，6A，7B，8B，9B，10D，11D，12A，13B，14B，15A，16C 判斷題√√Χ√Χ，Χ√Χ√Χ，√ΧΧ√ 填空題 1 數碼，移位 2 組合，時序 3 4個 4 同步，異步習題 （1）需要四個移位脈沖（2）此移位寄存器為右移寄存器（3），完成該操作需要204=800us的時間。(2) Y1=0 數字電子技術基礎答案第1章自測題1. 2. 4 3. 4. 邏輯代數 卡諾圖5. 6.7. 代數法 卡諾圖 8. 11. √ 2.√ 3. ⊙ A BL0 010 101 001 11 習題 當,到有1個不為0時，就可以被十進制8整除 (a) （b） (c) (1) (2) (3) (4) (1) (2) (3) (4) (5) (1) (2) (3) (有多個答案) (4) (5) (6) (1) (2) (3) (4) (1) (2) (3) (4) (1) （多種答案） (2) (3) (4) (5) (6) （多種答案） (7) （多種答案）(8) （多種答案） (9) 略第2章自測題 判斷題1. √ 2. √ 3. 4. √ 5. √ 6. √ 7. 8. √ 9. 10√ 選擇題1．A B 2．C D 3．A 4．B 5．B 6．A B D 7．C 8．A C D 9．A C D 習題：：(a) ∴三極管處于放大狀態。 Y2=0 此電路為能自啟動的異步五進制計數器。（3）改圈的卡諾圖即可使電路由不能自啟動變為自啟動，的卡諾圖如圖T510（e）。（2） T4194構成扭環形計數器時，從 、 、取反饋分別構成8分頻（即M=2n）。正常工作時，光電管導通，施密特觸發器輸入為高電平，OUT=“0”。另外，在有些型號的PAL器件中，輸出電路中設置有觸發器和從觸發器輸出到與邏輯陣列的反饋線，利用這種PAL器件還可以很方便地構成各種時