半導(dǎo)體制造工藝流程課件(留存版)

　　

【正文】 picture). Both are inside the building for easier maintenance, longer life and better control. 集成電路（ Integrated Circuit, IC） ：半導(dǎo)體 IC，膜 IC，混合 IC半導(dǎo)體 IC： 指用半導(dǎo)體工藝把電路中的有源器件、無源元件及互聯(lián)布線等以相互不可分離的狀態(tài)制作在半導(dǎo)體上，最后封裝在一個(gè)管殼內(nèi)，構(gòu)成一個(gè)完整的、具有特定功能的電路。光 Ⅶ N管場區(qū)光刻， N管場區(qū)注入，形成 NMOS的源、漏區(qū)及 N+保護(hù)環(huán)。氧化TepiXjc+Xmc+TBLup+tepioxSiO2N+BLPSUBNepiN+BL第二次光刻 — P+隔離擴(kuò)散孔? 在襯底上形成孤立的外延層島 ,實(shí)現(xiàn)元件的隔離 .SiO2N+BLPSUBNepiN+BLNepiP+ P+P+涂膠 — 烘烤 掩膜（曝光） 顯影 堅(jiān)膜 — 蝕刻 — 清洗— 去膜 清洗 —P+ 擴(kuò)散 (B)第三次光刻 — P型基區(qū)擴(kuò)散孔決定 NPN管的基區(qū)擴(kuò)散位置范圍SiO2N+BLPSUBNepiN+BLP+ P+P+P P去 SiO2— 氧化 涂膠 — 烘烤 掩膜（曝光） 顯影 堅(jiān)膜— 蝕刻 — 清洗 — 去膜 — 清洗 — 基區(qū)擴(kuò)散 (B)第四次光刻 — N+發(fā)射區(qū)擴(kuò)散孔? 集電極和 N型電阻的接觸孔 ,以及外延層的反偏孔。半導(dǎo)體制造工藝流程半導(dǎo)體相關(guān)知識? 本征材料：純硅 910個(gè) 9 ? N型硅： 摻入 V族元素 磷 P、砷 As、銻Sb? P型硅： 摻入 III族元素 — 鎵 Ga、硼 B? PN結(jié)：NP +++++半導(dǎo)體元件制造過程可分為? 前段（ Front End）制程 晶圓處理制程（ Wafer Fabrication；簡稱 Wafer Fab）、 晶圓針測制程（ Wafer Probe）；? 後段（ Back End） 構(gòu)裝（ Packaging）、測試制程（ Initial Test and Final Test）一、晶圓處理制程 ? 晶圓處理制程之主要工作為在矽晶圓上制作電路與電子元件（如電晶體、電容體、邏輯閘等），為上述各制程中所需技術(shù)最復(fù)雜且資金投入最多的過程 ，以微處理器（ Microprocessor）為例，其所需處理步驟可達(dá) 數(shù)百道 ，而其所需加工機(jī)臺先進(jìn)且昂貴，動(dòng)輒數(shù)千萬一臺，其所需制造環(huán)境為為一溫度、濕度與 含塵（ Particle）均需控制的無塵室（ CleanRoom），雖然詳細(xì)的處理程序是隨著產(chǎn)品種類與所使用的技術(shù)有關(guān)；不過其基本處理步驟通常是晶圓先經(jīng)過適 當(dāng)?shù)那逑矗?Cleaning）之後，接著進(jìn)行氧化（ Oxidation）及沈積，最後進(jìn)行微影、蝕刻及離子植入等反覆步驟，以完成晶圓上電路的加工與制作。? Al—NSi 歐姆接觸： ND≥1019cm3， 　 　　　　　　　SiO2N+BLPSUBNepiN+BLP+ P+P+P PN+去 SiO2— 氧化 涂膠 — 烘烤 掩膜（曝光） 顯影 堅(jiān)膜— 蝕刻 — 清洗 — 去膜 — 清洗 — 擴(kuò)散第五次光刻 — 引線接觸孔? 　　SiO2N+N+BLPSUBNepiN+BLP+ P+P+PPNepi去 SiO2— 氧化 涂膠 — 烘烤 掩膜（曝光） 顯影 堅(jiān)膜— 蝕刻 — 清洗 — 去膜 — 清洗第六次光刻 — 金屬化內(nèi)連線：反刻鋁? 　　SiO2ALN+N+BLPSUBNepiN+BLP+ P+P+P PNepi去 SiO2— 氧化 涂膠 — 烘烤 掩膜（曝光） 顯影 堅(jiān)膜— 蝕刻 — 清洗 — 去膜 — 清洗 — 蒸鋁CMOS工藝集成電路CMOS集成電路工藝以 P阱硅柵 CMOS為例? 1。光刻膠NSiPAsCMOS集成電路工藝以 P阱硅柵 CMOS為例? 11。半導(dǎo)體 IC雙極 ICMOSICBiCMOSPMOS ICCMOS ICNMOS ICMOS IC及工藝MOSFET — Metal Oxide Semiconductor Field Effect Transistor . — 金屬氧化物半導(dǎo)體場效應(yīng)晶體管Si金屬氧化物（絕緣層、 SiO2）半導(dǎo)體MOS(MIS)結(jié)構(gòu)P－襯底n+ n+漏源 柵柵氧化層氧化層溝道GDS VTVGSIDVDS 0反型層 溝道源（ Source） S漏（ Drain） D柵（ Gate） G柵氧化層厚度：50埃－ 1000埃（ 5nm－ 100nm）VT－閾值電壓電壓控制N溝 MOS（ NMOS）? P型襯底，受主雜質(zhì)；? 柵上加正電壓，表面吸引電子，反型，電子通道；? 漏加正電壓，電子從源區(qū)經(jīng) N溝道到達(dá)漏區(qū)，器件開通 。 04:51:3504:51:3504:51Monday, February 01, 2023? 1不知香積寺，數(shù)里入云峰。 4:51:35 上午 4:51 上午 04:51:35二月 21MOMODA POWERPOINTLorem ipsum dolor sit amet, consectetur adipiscing elit. Fusce id urna blandit, eleifend nulla ac, fringilla purus. Nulla iaculis tempor felis ut cursus. 感謝您的下載觀看專 家告 訴。 01 二月