eda課程設計_基于fpga的任意波形發生器(編輯修改稿)

　

【文章內容簡介】 還可以實現動態配置、在線系統重構（可以在系統運行的不同時刻，按需要 改變電路的功能，使系統具備多種空間相關或時間相關的任務）及硬件軟化、軟件硬化等功能。 鑒于高頻疲勞試驗機控制器控制規模比較大，功能復雜，故我們在研制過程中，在傳統試驗機控制器的基礎上，通過 FPGA技術及微機技術兩者的結合，來全面提升控制器系統的性能，使整機的工作效率、控制精度和電氣系統可靠性得到了提高，且操作方便而又不乏技術的先進性。 Verilog 語言簡介 Verilog 語言概述 Verilog HDL 是一種硬件描述語言 (hardware description language)，為了制作數字電路而用來描述 ASICs 和 FPGA 的設計之用 [2]。 Verilog HDL 可以用來進行各種層次的邏輯設計，也可以進行 數字系統 的邏輯綜合，仿真驗證和時序分析 ， Verilog HDL 進行設計最大的優點是其工藝無關性．這使得工程師在功能設計，邏輯驗證階段可以不必過多考慮門級及工藝實現的具體細節，只需根據系統設計的要求施加不同的約束條件，即可設計出實際電路． Verilog 是由 en:Gateway Design Automation 公司于大約 1984 年開始發展。 Gateway Design Automation 公司后來被 Cadence Design Systems 于 1990年所購并。現在 Cadence 對于 Gateway 公司的 Verilog 和 VerilogXL 模擬器擁有全部的財產權。 綜合實踐 5 VerilogHDL 基本結構 （ 1）基本邏輯門 ， 例如 and 、 or 和 nand 等都內置在語言中。 （ 2） 用戶定義原語（ UDP ）創建的靈活性。用戶定 義的原語既可以是組合邏輯 原語，也可以是時序邏輯原語。 （ 3）開關級基本結構模型，例如 pmos 和 nmos 等也被內置在語言中。 （ 4）提供顯式語言結構指定設計中的端口到端口的時延及路徑時延和設計的時序 檢查。 （ 5） 可采用三種不同方式或混合方式對設計建模 。 這些方式包括 ： 行為描述方式 — 使用過程化結構建模；數據流方式 — 使用連續賦值語句方式建模；結構化方式 — 使用門和模塊實例語句描述建模。 * Verilog HDL 中有兩類數據類型 ： 線網數據類型和寄存器數據類型。線網類型表 示構件間的物 理連線，而寄存器類型表示抽象的數據存儲元件。 * 能夠描述層次設計，可使用模塊實例結構描述任何層次。 * 設計的規模可以是任意的；語言不對設計的規模（大小 ） 施加任何限制。 * Verilog HDL 不再是某些公司的專有語言而是 IEEE 標準。 * 人和機器都可閱讀 Verilog 語言，因此它可作為 EDA 的工具和設計者之間的交 互語言。 * Verilog HDL 語言的描述能力能夠通過使用編程語言接口（ PLI ）機制進一步擴展。 PLI 是允許外部函數訪問 Verilog 模塊內信息、允許設計 者與模擬器交互的例 程集合。 * 設計能夠在多個層次上加以描述，從開關級、門級、寄存器傳送級（ RTL ）到算法級，包括進程和隊列級。 * 能夠使用內置開關級原語在開關級對設計完整建模。 * 同一語言可用于生成模擬激勵和指定測試的驗證約束條件，例如輸入值的綜合實踐 6 指定。 * Verilog HDL 能夠監控模擬驗證的執行，即模擬驗證執行過程中設計的值能夠被監控 和顯示。這些值也能夠用于與期望值比較，在不匹配的情況下，打印報告消息。 * 在行為級描述中， Verilog HDL 不僅能夠在 RTL 級上進行設計描述，而且能夠在體 系結構級描述及其算法級行為上進行設計描述。 * 能夠使用門和模塊實例化語句在結構級進行結構描述。 * Verilog HDL 的混合方式建模能力，即在一個設計中每個模塊均可以在不同設計層次 上建模。 * Verilog HDL 還具有內置邏輯函數，例如 amp。（按位與）和 |（按位或）。 * 對高級編程語言結構，例如條件語句、情況語句和循環語句，語言中都可以使用。 * 可以顯式地對并發和定時進行建模。 * 提供 強有力的文件讀寫能力。 * 語言在特定情況下是非確定性的，即在不同的模擬器上模型可以產生不同的結果；例如，事件隊列上的事件順序在標準中沒有定義。 QuarrtusII 概述 Quartus II 是 Altera 公司 的綜合性 PLD開發 軟件 ，支持原理圖、 VHDL、VerilogHDL 以及 AHDL（ Altera Hardware Description Language）等多種設計輸入形式，內嵌自有的綜合器以及仿真器，可以完成從設計輸入到硬件配置的完整 PLD 設計流程 [4]。 Quartus II 可以在 XP、 Linux 以及 Unix 上使用，除了可以使用 Tcl腳本 完成設計流程外，提供了完善的用戶圖形界面 設計方式。具有運行速度快，界面統一，功能集中，易學易用等特點。 Quartus II 支持 Altera 的 IP核，包含了 LPM/MegaFunction 宏功能模塊庫，使用戶可以充分利用成熟的模塊，簡化了設計的復雜性、加快了設綜合實踐 7 計速度。對第三方 EDA 工具的良好支持也使用戶可以在設計流程的各個階段使用熟悉的第三方 EDA 工具。 此外， Quartus II 通過和 DSP Builder 工具與