畢業論文-基于射頻識別技術(rfid)的汽車防盜系統設計與實現(編輯修改稿)

　

【文章內容簡介】 頻率反饋控制回路，使其等于讀寫器天線的諧振頻率， 等效電路二極管反饋的振蕩器控制回路 如 圖 所示 ： 天 線線圈波形 如 圖 所示 ： 是激勵器輸出線圈 2的波形以及在 R R2之間測得的相應 的天線電壓。其中： T1：引腳 1輸出為低的周期 T2：引腳 2輸出為低的周期 T2a： T2內天線電壓為負的時間間隔 T2b： T2內天線電壓為正的時間間隔 Aa：天線電壓在 T2a 期間的積分 Ab：天線電壓在 T2b 期間的積分 它的工作原來相當于一個控制激勵器電壓和天線電壓之間相位的鑒相器。通過 DD2的反饋電流控制振蕩器的頻率，使得上述電壓間的相移達到 90 度，從而使讀寫器天線被激勵在它的諧振頻率上。 而 T1 期間， D D4 導通，而 D D2 被反向偏置，因此，沒有反饋信息通過 DD2和 C1 傳輸。在 T2 期間，反饋信息可以通過 D1或 D2傳輸。在 T2a期間，天線電壓為負，反饋電流從 C1 出來，經 D R2；在 T2b 期間，天線電壓為正負，反饋電流則通過R D2到 C1。 1 2 3 4 5 6ABCD654321DCBAT i t l eN um be r R e vi s i o nS iz eBD a t e : 21 M a r 2 01 1 S h e e t of F il e : C : \ D oc um e n t s a nd S e t ti ng s \ L i us ha \桌面 \楊毅的先不要刪啊 \ M y D e s i g bD r a w n B y:D1D4D3D2R1 75KR2 1 0 0 KR368KR443KC14 . 7 nA n t e n n aC o i l 2D r i v e r O u t p u t sC o i l 1VSRF 圖 二極管反饋的振蕩器控制回路圖 XXX 大學本科畢業設計 13 圖 天線線圈波形 進入 C1的合成電流為 T2期間的電流之和。如果天線的諧振頻率高于振蕩器的頻率，那么相移以及 T2a和 T2b 就發生了變化， T2 相應減小， T2b 相應增大，結果反饋電流 (Aa和 Ab 之和）不為 0，變為正向，這造成一個附加的控制電流進入引腳 RF，并產生一個較高的振蕩器頻率，直到 ?res =?asc。反之亦然。反饋電流回路是一個比例反饋電路，其增益約為 15，較高的讀寫器天線 Q 因子會造成較高的反饋回來增益， R R2 的阻尼作用降低了讀寫器天線的 Q因子。 系統其它的電路設計 單片機的選擇 本文的閱讀器微控制器模塊采用單片機及其外圍電路組成，選擇單片機時應考慮以下幾個問題：系統時鐘頻率、計算速度、處理能力、兼容性、系統整體設計等。對于本系統，單片機采用 AT89S51， 它是美國 ATMEL 公司生成的低功耗，高性能 CMOS 8 位單片機，片內含 4K Bytes ISP(Insystem programmable)的可反復擦寫 1000 次的 Flash 只讀存儲器，器件采用 ATMEL 公司的高密度、非易失性存儲技術制造，兼容標準 MCS51指令系統及 80C51 引腳結構，芯片內集成了通用 8位中央處理器和 ISP Flash 存儲單元，功能強大的微型計算機的 AT89S51可為許多嵌入式控制應用系統提供高性價比的解決方案。 AT89S51[6]具有如下特定： 30 引腳， 4k Bytes Flash 片內程序存儲器， 128 bytes的隨機存取數據存儲器 (RAM）， 32 個外部雙向輸入 /輸出（ I/O）口， 5 個中斷優先級 2層嵌套中斷， 2 個 16 位可編程定時計數器， 2個全雙工串行通信口，看門狗（ WDT）電路，片內時鐘振蕩器。 XXX 大學本科畢業設計 14 此外， AT89S51 在空閑模式下， CPU 暫停工作，而 RAM 定時計數器，串行口，外中斷系統可繼續工作，掉電模式凍結振蕩器而保存 RAM 的數據，停止芯片其他功能直至外中斷激活或硬件復位。同時該芯片還具有 PDIP、 TQFP 和 PLCC 等三種封裝形式，以適應不同產品的需求。 語音報警 電路 語音報警電路 [7]以美國 ISD公司生產的 ISD2560 語音合成芯片為核心，該芯片采用E2PROM 存儲方法將模擬語音信號直接寫入半導體存儲單元中，不需另加 A/D 或 D/A 變換來存放或重放。該器件有音質自然、使用方便、單片存放、反復錄音、低功耗等許多優點。車主開車時，如果應答器里面的密匙正確，單片機就發出正確的信號給電子點火系統，汽車才可以啟動，此時，語音報警電路不工作；非法者如果用配置鑰匙啟動汽車時，單片機就發出信號給語音系統，語音系統立刻發出警報聲音。利用該電路可以很方便地實現汽車防盜系統的安全提示和 報警功能。 工作原理 圖 ISD2560 內部框圖 ISD2560 語音合成芯片的內部框圖如圖 所示 ： 它包括前置放大器、放大器、XXX 大學本科畢業設計 15 內部時鐘、定時器、采樣時鐘、濾波器、自動增益控制，邏輯控制、模擬收發器、解碼器、模擬存儲陣列、地址線等。 在進行存儲操作之前， ISD2560 要分幾個階段對話筒 BM電路輸入的由語音轉換成的電信 號進行調整。首先將輸入的電信號放大到存儲電路動態范圍的最佳電平。這個階段由前置放大器、放大器和自動增益控制電路來實現。 前置放大器通過隔直電容器 C C2與話筒 BM連接。隔直電容器 C C2用來去掉交流小信號中的直流部分。 信號的放大分為兩步完成：現將語音電信號輸入前置放大器，經放大后再通過模擬輸出端 ANA OUT，經 C R3 和模擬輸入端 ANA IN，加到放大器的輸入端，使語音電信號得以進一步放大。 自動增益控制電路，能隨時跟蹤、監視控制放大器輸出地音頻信號電平，并反饋增益電壓，實現對前置放大器的自動增益調節，以便維持進入輸入濾波器的信號是最佳的電平。這樣，使錄音信號為最佳，最高電平，又可使削減至最小。自動增益電路的特性由兩個時間來描述，即響應時間與釋放時間。響 應時間是指輸入信號增大時，自動增益控制 (AGC)用減小增益來響應所需要的時間。釋放時間是指輸入信號降低時，使增益增加所需要的時間。我們可以通過選擇連接在“ AGC”管腳的電 阻 R1 和電容器 C4 的阻容值，來調節響應時間與釋放時間的常量。 下一個階段的信號調整，是由輸入濾波器完成的。模擬信號的存儲是采用取樣技術，因此需要輸入濾波器去掉取樣頻率的一半以上的輸入頻率分量。對輸入的信號調整后，再將輸入波形通過模擬收發器，寫入模擬存儲器陣列中。采用時鐘也用于存儲陣列的地址譯碼，以便輸入信號順序地寫入存儲陣列。 錄入的模擬電 壓信號在采樣時鐘的控制下，順序地從模擬存儲陣列中讀出，恢復成原樣的采樣波形。在輸出的通路上，平滑濾波器去掉采樣頻率分量，恢復原始的語言波形。采樣時鐘頻率會影響錄音的時間長度和錄音質量。 平滑濾波器的輸出，是通過一個模擬多路開關連接到輸出功率放大器的輸入端。語言信號經功率放大后，從兩個輸出管腳 SP+、 SP直接驅動揚聲器 BL 播放所錄制的語音。揚聲器選用 16? 時，其驅動容量約為 50mW100mW，能滿足一般房間內的聽眾，較為清晰悅耳。 ISD2560 芯片的每個 EEPROM 存儲單元 [8]等效于 8個存儲器。信號寫 入存儲單元采用閉環方式。取樣保持電路在編程周期內保持數據，并將存儲的模擬電壓提供給比較器的一個輸入端。比較器的另一個輸入是存儲單元本身的輸出。在多次語音信號的寫入過程XXX 大學本科畢業設計 16 中，電子被“泵入”存儲陣列，并使存儲電平反饋到比較器。當比較器的信號，也就是存儲單元的輸出電壓等于取樣保持電平時，該存儲陣列的編程即停止。每一次寫入時，使極少量的電荷注入存儲單元以建立系統的分辨率，從而保證了最低的充電量。 一個存儲單元在寫入語音信號的同時，也就自動地消除了這個存儲單元原有的語音信號，這就實現了自動抹音效果。 引腳功能及應用電路 的設計 ， ISD2560 各個引腳的功能如下： MIC IN (17 腳 )：話筒前置放大器端，用于放大 120mV 范圍內的信號，本端連接至片內前置放大器，外接話筒應通過串聯電容耦合到本段。耦合電容值和本端的 10K? 輸入決定了芯片頻帶的低頻截止點。 MIC REF (18 腳 )：話筒補償端，是話筒前置放大器的反向輸入端，它用來抵消噪聲或對 ISD2560 作共模的輸入端。 AGC（ 19腳）：自動增益控制端， 19 腳并聯的電阻和電容接地， AGC 動態調整前置增益以補償話筒輸入電平的寬幅變化，使得錄制變化很大的音量時，失真都能保 持最小。響應時間取決于本端的輸入阻抗外接的對地電容的時間常數，釋放時間取決于本端外接的并聯對地電容和電阻的時間常數。 470k? 和 的標稱值在絕大多數場合下可獲得滿意的效果。 ANA OUT（ 21腳） ： 模擬輸出端，是前置放大器的輸出，前置電壓增益取決于 AGC端電平。 ANA IN (20 腳 ):模擬輸入端，本端為芯片錄音信號輸出，對話筒輸入來說 ANA OUT端應通過外接電容連至本端。 EOM (25 腳）， EOM 標志在錄音時由芯片自動插入到該信息的結尾。放音遇到DOM 時，本端輸出低電平脈沖。芯片內部會檢測電源電壓以維護信息的完整性，當電壓低于 時，本端變低，芯片只能放音。 OVF （ 22 腳）：芯片處于存儲空間末尾時本端輸出低電平脈沖表示溢出，之后本端狀態跟隨 CE 端的狀態，直到 PD 端變高。 SP+、 SP (1 15 腳）：揚聲器輸出端。 AUX IN（ 11 腳）：輔助輸 入端，當 CE 和 /PR為高，放音不進行，或處入放音溢出狀態時，本端的輸入信號通過內部功放驅動喇叭輸出端。 XCLK（ 26 腳）：外部時鐘端，本端內部有下拉元件，不用時應接地。 VCCD、 VCCA (2 16腳 )：數字電源、模擬電源，盡可能在靠近供電端處相連。 XXX 大學本科畢業設計 17 VSSD、 VSSA (1 13腳 )數字地和模擬地，這兩腳最好在引腳焊盤上相連。 A0/M0A6/M6， A7A9（ 19腳）：地址線。 CE (23 腳 )；本端變低后（而且 PD 為低 )，允許進行錄放操作，芯片在本端的下降沿鎖存地址線和 /PR端的狀態。 PD（ 24腳）：本端拉高使芯片停止工作，進入不耗電的節電狀態，芯片發生溢出，即 OVF 端輸出低電平后，要將本端短暫變高，復位芯片，才能使之再次工作。 /PR（ 27 腳）：本端狀態在 CE 的下 降沿鎖存。高電平選擇放音，低電平選擇錄音。錄音時，由地址端提供起始地址，錄音持續到 CE 或 PD變高，或內存溢出；如果是前一種情況，芯片自動在錄音結束處寫入 EOM 標志。放音時由地址端提供起始地址，放音持續到 EOM 標志。如果 CE 一直為低，或芯片工作在某些 操作模式，放音會忽略EOM ，繼續進行下去。 在實際電路設計時，將單片機 AT89S51 的 P1 口、 和 與 ISD2560 的地址線相連，用以設置語音段的起始地址。 用以控制錄音放音狀態。利用該電路可以方便地實現防盜系統的安全提示和報警功能。 AT89S51 與 ISD2560 的接口電路 圖 所示： 1 2 3 4 5 6ABCD654321DCBAT i t l eN um be r R e vi s i o nS iz eBD a t e : 22 M a r 2 01 1 S h e e t of F il e : C : \ D oc um e n t s a nd S e t ti ng s \ L i us ha \桌面 \楊毅的先不要刪啊 \ M y D e s i g bD r a w n B y:c51 u fc30 . 2 2 u fc40 . 2 2 u fc24 . 7 u fc14 7 u fr31kr21 0 kr41 0 kr54 7 0 kV C CBMP / RE O MPDCEP 1 . 0P 1 . 6P 1 . 7P 3 . 4P 3 . 5A 0 / M 0A 6 / M 6A7A8A9X C L KP / RE O MPDCES P S P +A N A O U TM I C I NM I C O U TA N A I NP 3 . 0P 3 . 1P 3 . 2p 3 . 3A T 8 9 S 5 1 I S D 2 5 6 0 BL......... 圖 AT89S51與 ISD2560的 接 口電路 XXX 大學本科畢業設計 18 存儲接口電路 讀寫器中的存儲器設計采用 24LC 系列的 電可擦除可編程只讀存儲其 (EEPROM） [11]。它除了只有一般串行 E2PROM 的體積小、功耗低和工作電壓容許范