微機原理與匯編語言及接口技術(3)(編輯修改稿)

　

【文章內容簡介】 應引腳 ?INTR（ Interrupt Request） 可屏蔽中斷請求 ， 高電平有效的輸入信號 有效時 ， 表示中斷請求設備向處理器申請可屏蔽中斷 中斷 IF標志對該中斷請求進行屏蔽 主要用于實現外設數據交換的中斷服務 ?INTA*（ Interrupt Acknowledge） 可屏蔽中斷響應 ， 低電平有效的輸出信號 有效時 ， 表示來自 INTR引腳的中斷請求已被處理器響應 ?NMI（ NonMaskable Interrupt） 不可屏蔽中斷請求 ， 上升沿有效的輸入信號 有效時 ， 表示外界向 CPU申請不可屏蔽中斷 中斷級別高于可屏蔽中斷請求 INTR 常用于處理系統發生故障等緊急情況下的中斷服務 微 機 原 理 與 接 口 技 術 第 4 版 機 械 工 業 出 版 社 2. 總線請求和響應引腳 ?HOLD 總線請求 ， 高電平有效的輸入信號 有效時 ， 表示其他總線主控設備申請使用總線 ?HLDA（ HOLD Acknowledge） 總線響應 ， 高電平有效的輸出信號 有效時 ， 表示處理器已響應總線請求 總線釋放：地址總線 、 數據總線及具有三態輸出能力的控制總線呈現高阻狀態 微 機 原 理 與 接 口 技 術 第 4 版 機 械 工 業 出 版 社 3. 其他引腳 ?RESET 復位 ， 高電平有效的輸入信號 有效時 ， 將迫使處理器回到其初始狀態 8086復位后 ， 寄存器 CS＝ FFFFH， IP＝ 0000H ?CLK（ Clock） 時鐘 輸入 ， 頻率穩定的數字信號 處理器的基本操作節拍 頻率的倒數是時鐘周期的時間長度 微 機 原 理 與 接 口 技 術 第 4 版 機 械 工 業 出 版 社 8086的總線時序 ?處理器以統一的時鐘信號為基準 ， 控制其他信號跟隨時鐘相應改變 ， 實現總線操作 ?每個時鐘周期 ， 進行不同的操作 、 處于不同的操作狀態 （ State） T1 T2 T3 T4 ?8086處理器的基本總線周期： 4個時鐘周期 ?4個基本總線周期 讀總線周期：存儲器讀和 I/O讀 寫總線周期：存儲器寫和 I/O寫 微 機 原 理 與 接 口 技 術 第 4 版 機 械 工 業 出 版 社 寫總線周期 ?完成對存儲器或 I/O端口的一次寫操作 ?T1狀態 輸出 20位存儲器地址 A19～ A0 M/IO*輸出高電平 ， 表示存儲器操作 或者 M/IO*輸出低電平 ， 表示 I/O操作 ALE輸出正脈沖 ， 表示復用總線輸出地址 ?T2狀態 輸出控制信號 WR*和數據 D15～ D0 ?T3狀態 檢測數據傳送是否能夠完成 ?T4狀態 完成數據傳送 MOV mem, imm/reg OUT DX/i8, AL/AX/EAX 示意圖 微 機 原 理 與 接 口 技 術 第 4 版 機 械 工 業 出 版 社 等待狀態 ?處理器運行速度遠遠快于存儲器和 I/O端口 ?控制 READY信號為低無效 ， 不進入 T4狀態 ，插入等待狀態 Tw ?Tw狀態：引腳信號延續 T3時的狀態 ?一個 Tw狀態的長度是一個時鐘周期 ?在 Tw的前沿 ， 繼續對 READY進行測試 ?無效繼續插入 Tw；有效時轉入 T4狀態 示意圖 微 機 原 理 與 接 口 技 術 第 4 版 機 械 工 業 出 版 社 讀總線周期 ?完成對存儲器或 I/O端口的一次讀操作 ?T1狀態 輸出 20位存儲器地址 A19～ A0 M/IO*輸出高電平 ， 表示存儲器操作 或者 M/IO*輸出低電平 ， 表示 I/O操作 ALE輸出正脈沖 ， 表示復用總線輸出地址 ?T2狀態 輸出控制信號 RD*， 存儲器或 I/O端口發送數據 ?T3狀態和 Tw狀態 檢測數據傳送是否能夠完成 ?T4狀態 獲取數據 ， 完成傳送 MOV reg, mem IN AL/AX/EAX, DX/i8 示意圖 微 機 原 理 與 接 口 技 術 第 4 版 機 械 工 業 出 版 社 奔騰處理器引腳和時序 ?IA32處理器具有多代 、 多款處理器產品 80386DX封裝在一個 132引腳芯片 80486DX是一個 168引腳的芯片 Pentium具有 237個引腳 Pentium Pro有 387個引腳 2021年的 Pentium 4更是達到了 423個引腳 ?處理器的主要引腳 —— 數據總線 、 地址總線和讀寫控制總線 —— 幾乎相同 后續 Pentium產品的引腳不直接面向用戶 微 機 原 理 與 接 口 技 術 第 4 版 機 械 工 業 出 版 社 引腳定義 ?Pentium采用 237引腳的 PGA封裝 ?主要是 168個引腳 數據信號 地址信號 讀寫控制信號 ?? ?其他引腳為數不少 電源正 Vcc、 電源負 Vss（ 地線 ） 未連接使用 NC等引腳 微 機 原 理 與 接 口 技 術 第 4 版 機 械 工 業 出 版 社 1. 數據信號 ?D63～ D0（ Data） 64位雙向數據信號 ， 通過存儲總線與主存連接 外部設備采用 32位數據信號 ?DP7～ DP0（ Data Parity） 8個偶校驗位信號 數據信號每 8位 （ 1個字節 ） 有一個偶校驗位 寫數據時 ， 處理器生成偶校驗位輸出 讀數據時 ， 處理器檢查是否符合偶校驗 校驗錯 ， 校驗檢測 PCHK*低有效 不配置校驗位 ,使校驗允許 PEN*高無效 無分時復用 微 機 原 理 與 接 口 技 術 第 4 版 機 械 工 業 出 版 社 2. 地址信號 ?A31～ A3（ Address） 高 29位 地址信號 ?BE7*～ BE0*（ Bank Enable） 8個 字節允許信號 ， 譯碼產生 A0～ A2 用于表示讀寫字節 、 字 、 雙字或 4字數據 ?AP（ Address Parity）