[信息與通信]第5章半導體存儲器(編輯修改稿)

　

【文章內容簡介】 利用多路開關，由行地址選通信號RAS(Row Address Strobe)，把先送來的 8位地址送至行地址鎖存器，由隨后出現的列地址選通信號 CAS(Column Address Strobe)把后送來的 8位地址送至列地址鎖存器，這 8條地址線也用手刷新，刷新時一次選中一行， 2 ms內全部刷新一次。 Intel 2164A的內部結構示意圖如圖 。 第 5章半導體存儲器 圖 Intel 2164A內部結構示意圖 128 128存儲矩陣1/ 128 行譯碼器128 128存儲矩陣128 讀 出 放 大 器1/ 128列譯碼128 讀 出 放 大 器128 128存儲矩陣1/ 128 行譯碼器128 128存儲矩陣128 讀 出 放 大 器1/ 128列譯碼128 讀 出 放 大 器A0A1A2A3A4A5A6A78 位地址鎖存器行時鐘緩沖器列時鐘緩沖器寫允許時 鐘緩沖器R A SC A SWEDIN數據輸入緩 沖 器1/ 4I / O 門輸 出緩沖器 DOUTVDDVSS第 5章半導體存儲器 圖中 64 K存儲體由 4個 128 128的存儲矩陣組成，每個128 128的存儲矩陣，由 7條行地址線和 7條列地址線進行選擇，在芯片內部經地址譯碼后可分別選擇 128行和 128列。鎖存在行地址鎖存器中的七位行地址 RA6～ RA0同時加到 4個存儲矩陣上，在每個存儲矩陣中都選中一行，則共有 512個存儲電路可被選中，它們存放的信息被選通至 512個讀出放大器，經過鑒別后鎖存或重寫。鎖存在列地址鎖存器中的七位列地址 CA6～ CA0(相當于地址總線的 A14～ A8)，在每個存儲矩陣中選中一列，然后經過 4選 1的 I/O門控電路 (由 RA CA7控制 )選中一個單元，對該單元進行讀寫。 2164A數據的讀出和寫入是分開的，由 WE信號控制讀寫。當 WE為高時，實現讀出，即所選中單元的內容經過三態輸出緩沖器在 DOUT腳讀出。而 WE當為低電平時，實現寫入， DIN引腳上的信號經輸入三態緩沖器對選中單元進行寫入。 2164A沒有片選信號，實際上用行選 RAS、列選 CAS信號作為片選信號。 第 5章半導體存儲器 3. 高集成度 DRAM 由于微型計算機內存的實際配置已從 640 KB發展到高達 16 MB甚至 256 MB，因此要求配套的 DRAM集成度也越來越高，容量為 1 M 1 bit， 1 M 4 bit， 4 M 1 bit以及更高集成度的存儲器芯片已大量使用。通常，把這些芯片放在內存條上，用戶只需把內存條插到系統板上提供的存儲條插座上即可使用。例如，有 256 K 8 bit， 1 M 8 bit， 256 K 9 bit， 1 M 9 bit(9位時有一位為奇偶校驗位 )及更高集成度的存儲條。 第 5章半導體存儲器 圖 HYM59256A的存儲條，圖中給出了引腳和方塊圖，其中 A8～ A0為地址輸入線， DQ7～ DQ0為雙向數據圖 256 K 9 bit存儲條線， PD為奇偶校驗數據輸入， PCAS為奇偶校驗的地址選通信號， PQ為奇偶校驗數據輸出， WE為讀寫控制信號， RAS、 CAS為行、列地址選通信號， VDD為電源 (+5V)，Vss為地線。 30個引腳定義是存儲條通用標準。 另外，還有 1 M 8 bit的內存條， HYM58100由 1 M 1 bit的 8片 DRAM組成，也可由 1 M 4 bit DRAM 2片組成，更高集成度的內存條請參閱存儲器手冊。 第 5章半導體存儲器 R A SA8～ A0C A SWE2 5 6 K 42 5 6 K 42 5 6 K 1P C A SPDDQ0DQ1DQ2DQ3DQ4DQ5DQ6DQ7PQVDDC A SDQ0( 1 )( 2 )( 3 )( 4 )( 5 )( 6 )( 7 )( 8 )( 9 )( 1 0 )( 1 1 )( 1 2 )( 1 3 )( 1 4 )( 1 5 )( 1 6 )( 1 7 )( 1 8 )( 1 9 )( 2 0 )( 2 1 )( 2 2 )( 2 3 )( 2 4 )( 2 5 )( 2 6 )( 2 7 )( 2 8 )( 2 9 )( 3 0 )A0A1DQ1A2A3VSSDQ2A4A5DQ3A6A7DQ4A8NCNCDQ5WEVSSDQ6NCDQ7PQR A SP C A SPDVDD圖5.8 256 K9 bit存儲條 第 5章半導體存儲器 只讀存儲器 (ROM) 掩膜 ROM 掩膜 ROM制成后，用戶不能修改，圖 4 4位 MOS管 ROM，采用單譯碼結構。兩位地址線 A A0譯碼后可譯出四種狀態，輸出 4條選擇線，分別選中 4個單元，每個單元有 4位輸出。 第 5章半導體存儲器 圖 掩膜 ROM電路原理圖 單元 3單元 2單元 1單元 0VCC地址譯碼器A1A0D3D2D1D0第 5章半導體存儲器 在圖中所示的矩陣中，行和列的交點，有的連有管子，有的沒有，這是工廠根據用戶提供的程序對芯片圖形 (掩膜 )進行二次光刻所決定的，所以稱為掩膜 ROM。若地址線 A1A0=00，則選中 0號單元，即字線 0為高電平，若有管子與其相連 (如位線2和 0)，其相應的 MOS管導通，位線輸出為 0，而位線 1和 3沒有管子與字線相連，則輸出為 1。故存儲器的內容取決于制造工藝，圖 51所示。 第 5章半導體存儲器 表 51 掩膜 ROM存儲矩陣的內容 位 單元 D3 D2 D1 D0 0 1 0 1 0 1 1 1 0 1 2 0 1 0 1 3 0 1 1 0 第 5章半導體存儲器 可擦可編程只讀存儲器 (EPROM) 在某些應用中，程序需要經常修改，因此能夠重復擦寫的EPROM被廣泛應用。這種存儲器利用編程器寫入后，信息可長久保持，因此可作為只讀存儲器。當其內容需要變更時，可利用擦除器 (由紫外線燈照射 )將其擦除，各單位內容復原為FFH，再根據需要利用 EPROM編程器編程，因此這種芯片可反復使用。 第 5章半導體存儲器 1. EPROM的存儲單元電路 通常 EPROM存儲電路是利用浮柵 MOS管構成的，又稱FAMOS管 (Floating gate Avalanche Injection MetalOxideSemiconductor，即浮柵雪崩注入 MOS管 )，其構造如圖 (a)所示。 第 5章半導體存儲器 圖 浮柵 MOS EPROM存儲電路 S S i O2浮柵＋ ＋ ＋P ＋ P ＋N 襯底( a )行線位線輸出位線DS浮柵管( b)VCC第 5章半導體存儲器 該電路和普通 P溝道增強型 MOS管相似，只是浮柵管的柵極沒有引出端，而被 SiO2絕緣層所包圍，稱為“浮柵”。在原始狀態，該管柵極上沒有電荷，沒有導通溝道， D和 S是不導通的。如果將源極和襯底接地，在襯底和漏極形成的 PN結上加一個約 24 V的反向電壓，可導致雪崩擊穿，產生許多高能量的電子，這些電子比較容易越過絕緣薄層進入浮柵。注入浮柵的電子數量由所加電壓脈沖的幅度和寬度來控制，如果注入的電子足夠多，這些負電子在硅表面上感應出一個連接源 —漏極的反型層，使源 —漏極呈低阻態。當外加電壓取消后，積累在浮柵上的電子沒有放電回路，因而在室溫和無光照的條件下可長期地保存在浮柵中。 第 5章半導體存儲器 將一個浮柵管和 MOS管串起來組成如圖 (b)所示的存儲單元電路。于是浮柵中注入了電子的 MOS管源 —漏極導通，當行選線選中該存儲單元時，相應的位線為低電平，即讀取值為“ 0”，而未注入電子的浮柵管的源 —漏極是不導通的，故讀取值為“ 1”。在原始狀態 (即廠家出廠 )，沒有經過編程，浮柵中沒注入電子，位線上總是“ l”。 第 5章半導體存儲器 消除浮柵電荷的辦法是利用紫外線光照射，由于紫外線光子