正文內容

整點報時數字鐘電路設計(編輯修改稿)

2026-02-08 04:07 本頁面

　

【文章內容簡介】頻器電路譯碼驅動顯示器顯示器顯示器顯示器顯示器顯示器譯碼驅動譯碼驅動譯碼驅動譯碼驅動譯碼驅動時個位計數分十位計數分個位計數秒十位計數校時控制電路校分控制電路 D 觸發器二分頻 32768 晶振 4060 分頻器時十位計數秒個位計數整點報時器 6 分頻器電路將 32768Ｈ z 的高頻方波信號經 32768（）次分頻后得到 1Hz 的方波信號供秒計數器進行計數。分頻器實際上也就是計數器。 ⑶ 時間計數器電路時間計數電路由秒個位和秒十位計數器、分個位和分十位計數器及時個位和時十位計數器電路構成，其中秒個位和秒十位計數器、分個位和分十位計數器為 60 進制計數器，而根據設計要求，時個位和時十位計數器為 12 進制計數器。 ⑷ 譯碼驅動電路譯碼驅動電路將計數器輸出的 8421BCD 碼轉換為數碼管需要的邏輯狀態，并且為保證數碼管正常工作提供足夠的工作電流。 ⑸ 數碼管數碼管通常有發光二極管（ LED）數碼管和液晶（ LCD）數碼管，本設計提供的為 LED數碼管。四、數字鐘的工作原理秒脈沖信號發生器秒脈沖信號發生器是數字電子鐘的核心部分，它的精度和穩定度決定了數字鐘的質量。由振蕩器與分頻器組合產生秒脈沖信號。１）晶體振蕩器電路晶體振蕩器是構成數字式時鐘的核心，它保證了時鐘的走時準確及穩定。２）分頻器電路通常，數字鐘的晶體振蕩器輸出頻率較高，為了得到 1Hz 的秒信號輸入，需要對振蕩器的輸出信號進行分頻。實現分頻器的電路是計數器電路，一般采用多級 2 進制計數器來實現。 7 分頻器電路３）時間計數單元時間計數單元有時計數、分計數和秒計數等幾個部分。時計數單元一般為 12 進制計數器或24 進制計數器。 24 進制計數器：由 74LS90 構成的二十進制計數器，將一片 74LS90 設計成 4 進制加法計數器，另一片設置 2 進制加法計數器。既個位計數狀態為 Qd Qc Qb Qa = 0100 十位8 計數狀態為 Qd Qc Qb Qa = 0010 時，要求計數器歸零。通過把個位 Qc、十位 Qb 相與后的信號送到個位、十位計數器的清零端，使計數器清零，從而構成 24 進制計數器。如圖下： 60 進制計數器：由 74LS90 構成的 60 進制計數器，將一片 74LS90 設計成 10 進制加法9 計數器，另一片設置 6 進制加法計數器。兩片 74LS90 按反饋清零法串接而成。秒計數器的十位和個位，輸出脈沖除用作自身清零外，同時還作為分計數器的輸入脈沖 CP1。下圖電路即可作為秒計數器，也可作為分計數器。如圖下： 4）譯碼驅動及顯示單元計數器實現了對時間的累計以 8421BCD 碼形式輸出，為了將計數器輸出的 8421BCD 碼顯示出來，需用顯示譯碼電路將計數器的輸出數碼轉換為數碼顯示器件所需要的輸出邏輯和一定的電流，一般這種譯碼器通常稱為 7 段譯碼顯示驅動器。 10

點擊復制文檔內容

試題試卷相關推薦

整點報時數字鐘電路設計(編輯修改稿)

數字電子鐘邏輯電路設計-資料下載頁

eda數字鐘設計-資料下載頁

基于數字鐘設計-資料下載頁

數字電子鐘邏輯電路設計-資料下載頁

數字鐘設計報告-資料下載頁

單片機技術數字鐘電路的設計-資料下載頁

基與51單片機可校時數字時鐘電路設計-資料下載頁

數字鐘電路分析與制作講義-資料下載頁

數字鐘設計報告(2)-資料下載頁

數字鐘設計word版-資料下載頁

數字鐘實驗報告--多功能計時電路的設計-資料下載頁

基于ds1302的多功能實時數字鐘控制-資料下載頁

脈沖與數字電路課程設計報告--基于fpga的數字鐘-資料下載頁

數字電路數字鐘,搶答器講稿-資料下載頁

eda數字鐘課程設計--用vhdl語言實現數字鐘的設計-資料下載頁

整點報時數字鐘電路設計-在線瀏覽

整點報時數字鐘電路設計-閱讀頁

整點報時數字鐘電路設計(文件)

整點報時數字鐘電路設計-全文預覽

整點報時數字鐘電路設計-預覽頁