寄存器與存儲器ppt課件(編輯修改稿)

　

【文章內容簡介】 寄存器與存儲器的區別： 寄存器：用于暫時存儲二進制數據或代碼的電路。 存儲器：用于長期存儲大量二進數據或代碼的電路。集成很高。 按照內部信息的存取方式可分為： 隨機存取存儲器 RAM： 存放臨時性的數據或中間結果 。 只讀存儲器 ROM： 存放永久性的、不變的數據。 ３．存儲器的分類： 靜態存儲器（ SRAM） 動態存儲器（ DRAM） 隨機存取存儲器 RAM按硬件結構可分為： 只讀存儲器 ROM按數據輸入方式可分為： 掩膜式存儲器（ ROM） 可編程存儲器（ PROM） 可擦除存儲器（ EPROM） 存儲單元： 存儲一位二進制數的最小電路； 字： 構成二進制信息的最小集合（ 16）； 存儲容量： 存儲二進制數的總量，單位： K（ 210=1024）。 ４．基本概念： 一、組成： 存儲矩陣 （ n行 m列） 行列地址 譯碼電路 片選和讀寫 控制電路 隨機存取存儲器 RAM RAM： 可以在任意時刻，對任意選中的存儲單元進行信息的存入（寫）或取出（讀）的信息操作。 分類： 根據內容結構不同可分為： SRAM（靜態隨機存?。?DRAM（動態隨機存?。?。 優點： 讀寫方便，使用靈活。 缺點： 掉電丟失信息。 當給定行和列的地址時，行和列的地址譯碼器分別選中相應的行線和列線，這兩種輸出線（行與列）的交點處的存儲單元便被選中（注：選中的存儲器可能是一位也可能是多位）。 工作過程： 第一步：選中存儲信息 如果此時讀寫控制電路有相應的有效信號，則實現對選中存儲單元的信息進行讀寫操作。 二、各組成的結構與工作原理 1. 存儲矩陣 用于存儲信息的主體電路。它由若干存儲單元以矩陣的形式構成。有若干行和若干列。 如： 存儲容量為 256X4=1K的存儲器，它由 1024個存儲單元以 32行和 32 列矩陣的形式構成的。它的一個字由 4位二進制數組成。 第二步：進行讀寫操作 列線 行 線 字 當給定行和列的地址時，行和列的地址譯碼器分別選中相應的行線和列線，這兩種輸出線（行與列）的交點處的存儲單元便被選中（注：選中的存儲器可能是一位也可能是多位）。 存儲器信息（字）位置的確定： 32行 32列矩陣 存儲器容量： （字數） （位數） = 256 4 字數： 32 X 8 = 256 32根行線 8根列線 字 存儲器有 32條行線、 8條列線； 存儲器的容量計算： 該 RAM存儲矩陣共需要 32根行選擇線 X0~X31和8根列選擇線 Y0~Y7。 2． RAM的存儲單元 按結構不同可分為 : 靜態存儲單元 SRAM、動態存儲單元 DRAM 利用 CMOS構成的基本 RS觸發器來存儲信息。保存的信息不易丟失，可長期保存。典型的 SRAM的存儲單元需要六個晶體管（三極管）構成。用于小容量、高速存儲器。 利用 MOS管的柵極電容 C存儲電荷來儲存信息，電容是會漏電的，所以必須通過不停的給電容充電來維持信息，這個充電的過程叫再生或刷新（ REFRESH）。由于 電容的充放電是需要 靜態存儲單元 (SRAM) 動態存儲單元（ DRAM） 相對較長的時間的， DRAM的速度要慢于 SRAM。 DRAM的一個存儲單元只需要一個晶體管和一個電容。因此， DRAM的成本、集成度、功耗等明顯優于 SRAM。 3．地址譯碼電路 地址號： 存放在同一個字中的存儲單元編為一組所賦予的號碼。每個字賦予一個地址號，地址號的位數 n應滿足： 2n=256（ 字數）。地址號由行地址碼與列地址碼兩部分組成。 行地址加列地址共 8位二進數 A0~A7 ，可對 256個字單元進行編碼，這樣每個字就有一個地址號了。 此存儲矩陣有行 32個，可用 5位二進數進行編碼，行地址碼A0~A4從 00000~11111。 此存儲器有列 8個，可用 3位進制數進行編碼，列地址碼 A5~A7從 000~111。 思考： 地址號為： 11100010的數據位置。多少行？多少列？ 1 0 0 列地址碼 地址號： 00111111 地址譯碼電路： 用于將地址號轉換為尋找所需存儲數據的信息電路。即；通過所給的地址號可查找到所要信息。 行 地 址 譯 碼 器 A4 A3 A2 A1 A0 列地址譯碼器 A5 A6 A7 1 1 1 1 1 行地址碼 4．讀 /寫與片選控制電路 CSCSCSCSWRWR/CS =1時：所有的 I/O 端均被禁止，不能讀或寫操作； =0時：相應片存儲器被選中，可讀或寫操作。 CS片選控制 ： =1，執行讀操作，存儲單元中數據送輸出端； =0，執行寫操作， I/O端數據寫入存儲單元中。 WR /讀 /寫控制 ： WR /片選與讀寫控制電路： C. =1， G3導通 ， G G2高阻態截止 。 若地址 A7～ A0為00011111， 于是位于 [31， 0]的存儲單元所存儲的信息送出到I/O端 ， 存儲器執行讀操作 。 WR/CSA. =1時， G1， G2， G3均為高阻態，芯片未選中 。 CSB. =0時，芯片被選中 。 DD. =0， G G2導通 ， G3高阻態截止 ， I/O端的數據以互補的形式出現在數據線 D、 上 ， 并被存入 [31， 0]存儲單元 ， 存儲器執行寫操作 。 WR/寫操作 讀操作 三、集成 隨機存取存儲器 RAM電路 —— 6116 存儲容量： 16K=2K（ 2048） 8位 。 地址線： 11條 A0~A10； 數據線： 8條 I/O0～ I/O7；