eda課程設計--直流電機測控儀(編輯修改稿)

　

【文章內(nèi)容簡介】 CQ=CQI。END ART。鍵盤掃描程序library IEEE。use 。use 。use 。 PORT ( clk : IN std_logic。 rst : IN std_logic。 row : OUT std_logic_vector(3 DOWNTO 0)。 行線 column : IN std_logic_vector(3 DOWNTO 0)。 列線 pwm : out integer range 0 to 15 )。 電機控制信號END ck。ARCHITECTURE arch OF ck ISSIGNAL div_t : std_logic_vector(24 downto 0)。SIGNAL scan_key : std_logic_vector(3 DOWNTO 0)。 掃描碼寄存器 SIGNAL key_code : integer range 0 to 15。 signal keynum : integer range 0 to 15。 BEGIN row = scan_key。 pwm = key_code。 PROCESS(clk,rst) BEGIN IF (NOT rst = 39。139。) THEN div_t = 0000000000000000000000000。 ELSIF(clk39。EVENT AND clk = 39。139。)THEN div_t = div_t + 1。 END IF。 END PROCESS。 PROCESS(div_t(20 downto 19)) BEGIN CASE div_t(20 downto 19) IS WHEN 00= scan_key=1110。 WHEN 01= scan_key=1101。 WHEN 10= scan_key=1011。 WHEN 11= scan_key=0111。 END CASE。 END PROCESS。 PROCESS(clk,rst) BEGIN IF (NOT rst = 39。139。) THEN key_code = 0。 ELSIF(clk39。EVENT AND clk=39。139。)THEN CASE scan_key IS 檢測何處有鍵按下 WHEN 1110 = CASE column IS WHEN 1110 = key_code = 13。 WHEN 1101 = key_code = 12。 WHEN 1011 = key_code = 11。 WHEN 0111 = key_code = 10。 WHEN OTHERS = NULL。 END CASE。 WHEN 1101 = CASE column IS WHEN 1110 = key_code = 15。 WHEN 1101 = key_code = 9。 WHEN 1011 = key_code = 6。 WHEN 0111 = key_code = 3。 WHEN OTHERS = NULL。 END CASE。 WHEN 1011 = CASE column IS WHEN 1110 = key_code = 0。 WHEN 1101 = key_code = 8。 WHEN 1011 = key_code = 5。 WHEN 0111 = key_code = 2。 WHEN OTHERS = NULL。 END CASE。 WHEN 0111 = CASE column IS WHEN 1110 = key_code = 14。 WHEN 1101 = key_code = 7。 WHEN 1011 = key_code = 4。 WHEN 0111 = key_code = 1。 WHEN OTHERS = NULL。 END CASE。 WHEN OTHERS = key_code = 15。 END CASE。 END IF。 END PROCESS。END arch。16*16點陣顯示程序library ieee。use 。use 。use 。entity asd is port( clk : in std_logic。 時鐘輸入in3,in2,in1,in0:in std_logic_vector(3 downto 0)。 keyc : out std_logic_vector(15 downto 0)。 點陣列控制 keyr : out std_logic_vector(15 downto 0) 點陣行顯示 )。 end asd。architecture behave of asd is signal cdount : std_logic_vector(3 downto 0)。 signal dount : std_logic_vector(8 downto 0)。 signal S : std_logic_vector(3 downto 0)。 signal a : std_logic_vector(3 downto 0)。 signal b : std_logic_vector(3 downto 0)。 signal c : std_logic_vector(3 downto 0)。 signal d : std_logic_vector(3 downto 0)。 begin a=in2。 b=in1。 c=in0。 d=in3。 process(clk) 顯示時序控制 begin if clk39。event and clk=39。139。 then dount=dount+1。 if dount=255 then if S=15 then S=0000。 else s=S+1。 end if。 s=s+1。 else s=S。 end if。 if cdount15 then cdount=cdount+1。 else cdount=0000。 end if。 end if。 end process。 process(cdount,s) begin case cdount is when 0000=keyc=0000000000000001。 列選擇(lg7088Ah) when 0001=keyc=0000000000000010。 when 0010=keyc=0000000000000100。 when 0011=keyc=0000000000001000。 when 0100=keyc=0000000000010000。 when 0101=keyc=0000000000100000。 when 0110=keyc=0000000001000000。 when 0111=keyc=0000000010000000。 when 1000=keyc=0000000100000000。 whe