畢業論文--基于單片機的信號發生器的設計(編輯修改稿)

　

【文章內容簡介】 將幅度序列碼轉換為階梯波。 DAC 的分辨率會對輸出波形的精度產生較大影響 ； DAC 的分辨率越高 ,組成正弦波的階梯數就越多、越密集 ,形狀就越接近與正弦波形 ,輸出波形的精度也就越高。 （ 4）濾波和運放模塊 濾波模塊主要是 利用濾波器的選頻特性濾除高頻分量， 即可 得到最低頻率（基頻）的 正弦信號。 運放模塊是 對正弦波形進一步處理，來得到理想幅值的波形。 圖 23 DDS 波形輸出 第三章 系統 硬件設計 波形的產生與控制部分由 51 單片機與 DDS 芯片 (AD9850)組成，其中前者作為正弦波，常州工學院電子信息與電氣工程學院畢業設計說明書 9 余弦波，方波的合成芯片，后者實現三角波的合成。用戶通過鍵盤輸入的波形參數被 AT89S51接收，并經其處理后將計算出的控制字傳送給 AD9850，由其輸出可控波形。 主控芯片的選擇 簡介 AT89C51 是一種帶 4K 字 節 閃 爍 可 編 程 可 擦 除 只 讀 存 儲（ FPEROM— FalshProgrammableandErasableReadOnlyMemory）的低電壓，高性能CMOS8 位微處理器，俗稱單片機。單片機的可擦除只讀存儲器可以反復擦除 100次。該器件采用 ATMEL 高密度非易失存儲器制造技術制造，與工業標準 MCS51指令集和輸出管腳相兼容。由于將多功能 8位 CPU和閃爍存儲器組合在單個芯片中， ATMEL 的 89C51 是一種高效微控制器。 AT89C51 單片機為很多嵌入式控制系統提供了一種靈活性高且價廉的方案。 管腳說明 其管腳如圖 31所示： 1 .001 .111 .221 .331 .441 .551 .661 .77R S T8P 3 .0 /R X D9P 3 .1 /T X D10P 3 .2 /IN T 011P 3 .3 /IN T 112P 3 .4 /T 013P 3 .5 /T 114P 3 .6 /W R15P 3 .7 /R D16X217X118G N D19V C C20P 0 .021P 0 .122P 0 .223P 0 .324P 0 .425P 0 .526P 0 .627P 0 .728EA29A L E30P S E N31P 2 .732P 2 .633P 2 .534P 2 .435P 2 .336P 2 .237P 2 .138P 2 .039 圖 3189C51 管腳圖 ：供電電壓； ：接地； ： P0口為一個 8位漏極開路雙向 I/O口，每腳可吸收 8TTL 門電流。常州工學院電子信息與電氣工程學院畢業設計說明書 10 當 P1口的管腳第一次寫 1時，被定義為高阻輸入。 P0能夠用于外部程序數據存儲器，它可以被定義為數據 /地址的低八位。在 FIASH編程時， P0 口作為原碼輸入口，當 FIASH進行校驗時， P0輸出原碼，此時 P0外部必須被拉高。 ： P1口是一個內部提供上拉電阻的 8位雙向 I/O口， P1 口緩沖器能接收輸出 4TTL門電流。 P1口管腳寫入 1后，被內部上拉為高，可用作輸入， P1口被外部下拉為低電平時，將輸出電流，這是由于內部上拉的緣故。在 FLASH編程和校驗時， P1 口作為低八位地址接收。 ： P2口為一個內部上拉電阻的 8 位雙向 I/O口， P2口緩沖器可接收，輸出 4個 TTL門電流，當 P2口被寫“ 1”時，其管腳被內部上拉電阻拉高，且作為輸入。并因此作為輸入時， P2 口的管腳被外部拉低，將輸出電流。這是由于內部上拉的緣故。 P2 口當用于外部程序存儲器或 16位地址外部數據存儲器進行存取時， P2口輸出地址的高八位。在給出地址“ 1”時，它利用內部上拉優勢，當對外部八位地址數據存儲器進行讀 寫時， P2口輸出其特殊功能寄存器的內容。P2口在 FLASH編程和校驗時接收高八位地址信號和控制信號。 口： P3 口管腳是 8 個內部帶上拉電阻的雙向 I/O 口，可接收輸出 4 個TTL門電流。當 P3口寫入“ 1”后，它們被內部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平， P3口將輸出電流（ ILL）這是由于上拉的緣故。 P3口也可作為 AT89C51的一些特殊功能口，如表 ： 引 腳 第 二 功 能 信 號 名 稱 RXD 串行數據接收 TXD 串行數據發送 INT0 外部中斷 0 請求 INT1 外部中斷 1 請求 T0 定時器 /計數器 0 輸入 T1 定時器 /計數器 1 輸入 WR 外部 RAM 寫選通 RD 外部 RAM 讀選通 ：復位輸入。當振蕩器復位器件時，要保持 RST 腳保持兩個機器周期的高電平時間。 ：當訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的低八位字節。在 FLASH 編程期間，此引腳用于輸入編程脈沖。在平時， ALE端以不變的頻率周期輸出正脈沖信號，此頻率為 振蕩器頻率的 1/6。因此它可用作對外部輸出的脈沖或用于定時目的。然而要注意的是：每當用作外部數據存儲器常州工學院電子信息與電氣工程學院畢業設計說明書 11 時，將跳過一個 ALE 脈沖。如想禁止 ALE的輸出可在 SFR的 8EH地址上置 0。 P3 口同時為閃爍編程和編程校驗接收一些控制信號。此時， ALE 只有在執行 MOVX， MOVC 指令是 ALE 才起作用。如果微處理器在外部執行狀態 ALE 禁止，置位無效。 9. /PSEN：外部程序存儲器的選通信號。在由外部程序存儲器取指令期間，每個機器周期兩次 /PSEN 有效。但在訪問外部數據存儲器時，這兩次有效的 /PSEN信號將不出現。 10./EA/VPP：當 /EA保持低電平時，則在此期間外部程序存儲器（ 0000HFFFFH），不管是否有內部程序存儲器。注意加密方式 1時， /EA將內部鎖定為 RESET；當 /EA 端保持高電平時，此間內部程序存儲器。在 FLASH 編程期間，此引腳也用于施加 12V編程電源（ VPP）。 ：反向振蕩放大器的輸入及內部時鐘工作電路的輸入。 ：來自反向振蕩器的輸出。 最小系統 設計 圖 32 AT89C51 最小系統 單片機最小系統是實現單片機工作的基本條件，包括啟動單片機工作的電源、時鐘和復位電路，在此基礎上可以通過單片機的 I/O 口與其不同外圍設備相連，實現不同的功能。 1. 時鐘電路 時鐘電路是計算機的心臟，它控制著計算機的工作節奏。 MCS51單片機允許的時鐘頻率是因型號而異， 典型值為 12MHz。 MCS51內部都有一個反相放大器， XTAL XTAL2分別為反相放大器輸入和輸常州工學院電子信息與電氣工程學院畢業設計說明書 12 出端，外接定時反饋元件以后就組成振蕩器，產生時鐘送至單片機內部的各個部件。 AT89C51是屬于 CMOS8位微處理器，它的時鐘電路在結構上有別于 NMOS型的單片機。 CMOS型單片機內部（如 AT89C51）有一個可 控的負反饋反相放大器，外接晶振（或陶瓷諧振器）和電容組成振蕩器。 晶振或陶瓷諧振器，振蕩器產生的時鐘頻率主要由 SYS參數確定（晶振上標明的頻率）； 電容 C1和 C2的作用有兩個：其一是使振蕩器起振，其二是對振蕩器的頻率 f起 微調作用（ C C2大， f變小）。本設計選電容為 典型值 30pF，系統時鐘頻率為 12MHz，晶振電路如圖 32所示。 2. 復位電路 計算機在啟動運行時都需要復位，使中央處理器 CPU和系統中的其它部件都處于一個確定的初始狀態，并從這個狀態開始工作。另外 ,在單片機工作工程中，如果出現死機時，也必須對單片機進行復位，使其重新開始工作。 51 單片機的復位是由 RESET 引腳來控制的，此引腳與高電平相接超過 24個振蕩周期后， 51單片機即進入芯片內部復位狀態，而且一直在此狀態下等待，直到 RESET 引腳轉為低電平后，才檢查 EA 引腳是高電平或低電平，若為高電平則執行芯片內部的程序代碼，若為低電平便會執行外部程序。 其中單片機復位方式包括上電自動復位和按鍵復位兩種，本設計中采用按鍵復位的方式來對AT89C51進行復位，復位電路如圖 32。 AD9850 芯片簡介 隨著數字技術的飛速發展，用數字控制方法從一個參考頻率源產生多種頻率的技術，即直接數字頻率合成（ DDS）技術異軍突起。美國 AD公司推出的高集成度頻率合成器 AD9850 便是采用 DDS技術的典型產品之一。 AD9850采用 CMOS 工藝，其功耗在 左右。 供電時僅為 155mW，擴展工業級溫度范圍為 40～ 80℃ ，采用 28腳 SSOP表面封裝形式。 AD9850的引腳排列如圖 33所示 ： 常州工學院電子信息與電氣工程學院畢業設計說明書 13 1234567891011121314 1516171819202122232425262728D 3D 2D 1LS B D 0DGNDDVDOW _ CLKFQ UDCLKINAGNDAVDDRS ETQOUTQOUTBD 4D 5D 6D 7 MSBDGNDDVDORES ETI OUTI OUTBAGNDAVDODACBL ( NC )VI NPVI NN 圖 33 AD9850管腳圖 AD9850引腳功能說明如下： CLKIN：參考時鐘的輸入。此時鐘輸入可以是連續的 CMOS序列，也可以是經1/2電源電壓偏置的模擬正弦波輸入。 RSET： DAC外部電阻 RSET連接處。此電阻設置了 DAC輸出電流的幅值，在 一般情況下 Iout=3mA。 AGND：模擬電路地。 DGND：數字電路地。 DVDD：數字電路電源。 AVDD：模擬電路電源。 W_CLK：控制字輸入時鐘。此時鐘用來控制并行或串行輸入頻率 /相位控制字。 FQ_UD：頻率更新時鐘。在此時鐘的上升沿， DDS將刷新已輸入到數據輸入寄存器中的頻率 (或相位 )字，使輸入數據寄存器歸零。 D0D7： 8bit 數據輸入端。這是一個用于重復輸人 32bit 頻率和 8bit 相位 /控制字的 8bit數據輸入端口， D7是最高位， D0是最低位，它還是 40bit 串行數據輸入端口。 常州工學院電子信息與電氣工程學院畢業設計說明書 14 RESET：重新設置。這是整片的重新設置功能，即當此腳置為高電平時，它清除 (除輸入寄存器 )所 有寄存器中的數據 [5]。 復位（ RESET ）信號為高電平有效，且脈沖寬度不小于 5 個參考時鐘周期。 AD9850 的參考時鐘頻率一般遠高于單片機的時鐘頻率，因此 AD9850 的復位（ RESET ）端可與單片機的復位端直接相連。 IOUT： DAC的模擬電源輸出。 IOUTB： DAC的互補模擬輸出。 DACBL： DAC基準線，是 DAC基準電壓參考。 VINP：不轉換電平輸入，是比較器的同相輸入。 VINN：轉換電平輸入，是比較器的反相輸入。 QOUT：輸出為真，是比較器的真正輸出。 QOUTB：輸出為補充，是比較 器的補充輸出。 AD9850 組成原理及內部結構 AD9850 的組成 如 圖 34 中層虛線內是一個完整的可編程 DDS 系統，外層虛線內包含了 AD9850 主要組成部分 。圖 35為其 內部結構框圖 。 微控制器相位控制字頻率控制字相位累加器相位寄存器正弦查詢表比較器DAC L P F方波輸出正弦波輸出圖 33 AD9850組成原理 常州工學院電子信息與電氣工程學院畢業設計說明書 15 32 位頻率控制字相位控制字頻率 / 相位數據寄存器數據輸入寄存器并行輸入高速 DDS 10 位DAC參考時鐘輸入主復位頻率更新及數據寄存器復位字裝入時鐘1 位 * 4 0 串行輸入8 位 * 5 并行輸入比較器CLOCK O U TCLOCK O U TB模擬輸入模擬輸出D A C R ESETAD 9850頻率 , 相位和控制數據輸入+ V c c GND 圖 35 AD9850的內部結構 AD9850內含可編程 DDS系統和高速比較器，能實現全數字編程控制的頻率合成。可編程 DDS系統的核心是相位累加器，它由一個加法器和一個 N 位相位寄存器組成， N 一般為 24～ 32。每來一個外部參考時鐘，相位寄存器便以步長 M遞加。相位寄存器的輸出與相位控制字相加后可輸入到正弦查詢表地址上。正弦