數字秒表課程設計(編輯修改稿)

　

【文章內容簡介】 屬于禁止輸入狀態。綜上分析，可得555定時器功能表如下表211所示：表211輸 入輸 出RDUi6Ui2UoT狀態0XX0導通12Ucc/3Ucc/30導通12Ucc/3Ucc/3不變不變12Ucc/3Ucc/31截止l 555構成的多諧振蕩器 當接通電源Ucc后，電容C上的初始電壓為0 ，比較器CC2輸出為1和0，使Uo=1,使放電管T截止，電源通過RR2向C沖電。Uc上升至2Ucc/3時，RS觸發器被復位，使Uo=0,T導通，電容C通過R2到地放電，Uc開始下降，當Uc降到Ucc/3時，輸出Uo又翻回到1狀態，放電管T截止，電容C又開始充電。如此周而復始，就可在3腳輸出矩形波信號。圖216 555構成的多諧振蕩器電路圖圖217 555多諧振蕩器工作波形167。在仿真過程中，由于軟件問題，晶體振蕩器無法輸出波形，所以雖然其頻率穩定性很高，但其工作時，還需再加分頻器，分頻后的精確度很難調試，而總體來說555定時器的比較器靈敏度較高，輸出驅動電流大，功能靈活，再加上電路結構簡單，計算比較方便，所以最終只好選擇由555多諧振蕩器產生本課程設計所需的CP脈沖。167。 555多諧振蕩器仿真圖根據設計要求，我們需要產生一個頻率為100HZ的信號，由于f=1/T,帶入可以算出R1=R1=,，加上一個1KΩ的電位器來調節脈沖信號的精確度。我們就可以得到一個頻率為100HZ的脈沖了圖218 555構成多諧振蕩器仿真圖167。 消抖電路及其原理圖221 防抖開關圖消抖原理：具有鎖存功能所致，由兩個集成與非門元件構成。接在機械開關K的后面，防止開關K在打開和閉合時一些假信號串入邏輯電路。167。 分、秒、毫秒計數器電路設計 167。這里我們選擇用計數器74LS160芯片，通過乘數法或反饋置數法構成100進制和60進制計數器。經方案論證，本課程計數器選擇方案如下：l 100進制計數器乘數法：將兩片74LS160計數器直接級聯則可得到100進制計數器。其電路連接如圖233圖233l 60進制計數器乘數法：將一片74LS160設置成六進制計數器，再將其與一片74LS160級聯，即可得到一個60進制計數器。其電路連接如圖NN圖23474LS160是十進制計數器，設計一百進制計數器只需將兩片74LS160級聯即可，而74LS161是十六進制計數器，其一百進制計數器的連接相對而言較復雜。對于六十進制計數器，從電路圖中我們同樣可以知道74LS160 的連接比74LS161的連接簡單，相對而言所需的元器件也少。綜上，我們選擇選擇了用74LS160計數器。167。 74LS160計數器的功能介紹計數進74LS160D的引腳如右圖235所示，從圖中可以看到74LS160D共有16個引腳嗎，其中有Cp脈沖輸入引腳clk（下降沿有效），LOAD為預置數控制端（低電平有效），CLR為異步清 圖235零端（低電平有效）， A、B、C、D為預置數輸入端，ENP和ENT是計數使能端（高電平有效），RCO是進位輸出端，QD、QC、QB、QA分別是計數輸出位，其工作原理圖如圖236所示. 1）異步清零：當CLR端輸入為低電平時候，其它輸入端不管輸入什么值，計數器將直接被清零，也就是說輸出的QD、QC、QB、QA為0000.2）同步預置數：當CLR端輸入高電平，LOAD端輸入低電平時，且有Cp脈沖下降沿作用時，完成將輸入端DCBA的數據置入計數器操作，使QDQCQBQA=作需要CP下降沿同步，所以稱為 同步預置數。 圖236 74LS160計數器工作原理圖3）保持：當LOAD、CLR均輸入高電平時，如果ENP*ENT=0，此時計數器保持輸入原狀態不變，不管有沒有CP脈沖作用。不過當ENT=0時，進位輸出RCO=0。4）計數：當CLR=LOAD=1，ENP=ENT=1時，74LS160D處于計數狀態，對CP脈沖下降沿進行四位二進制加計數。167。一百進制和六十進制計數器之間、六十進制和一百進制之間的接法如下圖237所示圖237167。 譯碼部分167。 譯碼器的基本原理譯碼部分最主要的組成器件就是譯碼器了，譯碼器是將輸入的二進制碼轉變為特定信輸出的電路，譯碼是編碼的逆過程。譯碼器也是一種多輸出的組合邏輯電路。從原理上將，它是把N個輸入變量變換為它所對應的M個輸出狀態。每輸入一組二進制代碼，在M個輸出狀態中最多有一個為“1”（其余為“0”）或者有一個為“0”（其余為“1”）。一次譯碼器中和輸入二進制代碼對應有輸出信號的那條線顯示有特定信號（和其他輸出線不同）。例如，當輸入某一單元地址碼，譯碼器就將這組代碼譯出一個特定的信號（比如為“0”），送到要找的單元（往往送到單元的使能端），接著才能更換（寫入）或取出（讀出）單元中的內容，進行算術或邏輯運算。譯碼器的輸入端數n和輸出端數m有如下關系：2nm，2n=m時，稱為全譯碼；當2nm時,稱為部分譯碼。167。 74LS48顯示譯碼器管腳圖74LS48是BCD7段譯碼器/驅動器，輸出高電平有效，專用于驅動LED七段共陰極顯示數碼管。其管腳功能如圖241所示。 圖241 74LS48管腳圖167。 74LS48功能介紹74LS48除了有實現7段顯示譯碼器基本功能的輸入（DCBA）和輸出（Ya～Y