數字電路實驗與課程設計實驗指導書(編輯修改稿)

　

【文章內容簡介】 4只引腳，采用雙列直插式，其引腳排列與功能如圖18—2所示。
引腳功能說明：
VAG(1腳)：被測電壓VX和基準電壓的參考地。 VR(2腳)：外接基準電壓(2V或200mV)輸入端。 VX(3腳)：被測電壓輸入端 Rl(4腳)、R1／C1(5腳)、C1(6腳)：外接積分阻容元件端 C1＝(聚酯薄膜電容器)，R1＝470KΩ(2V量程)； R2＝27 KΩ(200mV量程)。C01(7腳)，C02(8腳)：外接失調補償電容端。DU(9腳)：實時顯示控制輸入端。若與OE端連接，則每次A／D轉換均顯示。 圖18—1 雙積分ADC原理框圖圖18—2 CD14433引腳排列圖 CPl(10腳)，CP0(11腳)：時鐘振蕩外接電阻端，典型值為470KΩ。 VEE(12腳)：電路的電源最負端，接5V。 Vss(13腳)：除CP外所有輸入端的低電平基準(通常與1腳連接)。EOC(14腳)：轉換周期結束標記輸出，每一次A／D轉換周期結束， EOC輸出一個正脈沖，寬度為時鐘周期的二分之一。
OR(15腳)：過量程標志輸出，當∣V∣＞VR時，輸出為低電平。
DS4DS1(16—19腳)：多路選通脈沖輸入端，DSl對應于千位， DS2對應于百位，DS3對應于十位，DS4對應于個位。 Q0Q3(20—23腳)：BCD碼數據輸出端，DSDSDS4選通脈沖期間，輸出三位完整的十進制數，在DS1選通脈沖期間，輸出千位0或1及過量程、欠量程和被測電壓極性標志信號。
CDl4433具有自動調零，自動極性轉換等功能。可測量正或負的電壓值。當CPl、CP0端接入470KΩ電阻時，時鐘頻率≈66KHz，每秒鐘可進行4次A／D轉換。它的使用調試簡便，能與微處理機或其它數字系統兼容，廣泛用于數字面板表，數字萬用表，數字溫度計，數字量具及遙測、遙控系統。 3．3 12 位直流數字電壓表的組成(實驗線路) 線路結構如圖18—3所示。 (1)談到直流電壓VX經A／D轉換后以動態掃描形式輸出，數字量輸出端Q0Q1Q2Q3上的數字信號(8—4—2—1碼)按照時間先后頗序輸出。位選信號DSDSDSDS4比通過位選開關MCl413分別控制著千位、百位、十位和個位上的四只LED數碼管的公共陰極。數字信號經七段譯碼器CD4511譯碼后，驅動四只LED數碼管的各段陽極。這樣就把A／D轉換器按時間順序輸出的數據以掃描形式在四只數碼管上依次顯示出來，由于選通重復頻率較高，工作時從高位到低位以每位每次約300μS的速率循環顯示。所以人的肉眼就能清楚地看到四位數碼管同時顯示三位半十進制數字量。當參考電壓VR＝2V時，；YR＝200mV時。可以通過選擇開關來控制千位和十位數碼管的h比經限流電阻實現對相應的小數點顯示的控制。 (2)最高位(千位)顯示時只有b、c二根線與LED數碼管的b、c腳相接，所以千位只顯示l或不顯示，用千位的g段來顯示模擬量的負值(正值不顯示)，即由CDl4433的Q2端通過PNP開關管來控制g段。 (3)A／D轉換都要外接標準電壓源作參考電壓。標準電壓源的精度應當高于A／D轉換器的精度。本實驗采用MCl403集成精密穩壓源作參考電壓，—15V范圍內變化時，輸出電壓的變化不超過3mV，輸出最大電流為100mA。 (4)實驗中使用CMOS BCD七段譯碼／驅動器CD4511，參考實驗八有關部分。 (5)線路中的MCl413(功能與ULN2003相同)是NPN型小功率達林頓晶體管列陣，適用于驅動LED數碼管，靈敏繼電器等。l 實驗設備及器件
1. 土12V直流電源 2．雙蹤示波器
3. 直流數字電壓表 4．按線路圖18—3要求自擬元、器件清單
圖183 三位半直流數字電壓表線路圖l 實驗內容
本實驗要求按圖18—3組裝調試好一臺三位半直流數字電壓表，實驗時應一步步地進行。 1．數碼顯示部分的組裝與調試 (1)建議將4只數碼管插入40P集成電路的插座上，其中負號靠自己編碼產生。按圖18—3接好連線，但暫不插所有的芯片，待用。 (2)插好芯片CD4511與MC14133，并將CD4511的輸入端A、B、C、D至邏輯開關的四個輸出插口上；將MCl413的1，2，3，4腳接至邏輯開關另外四個輸出插口上。 (3)將MCl413的2腳置“1”，4腳置“0”，接通電源，搬動開關(按“十”或“—”鍵)自0一9變化，檢查數碼管是否按開關的指示值變化。 (4)按實驗原理說明（4）項的要求，檢查譯碼顯示是否正常。(5)分別將MCl413的1端單獨置“1”，重復(3)的內容。 如果所有4位數碼管顯示正常，則去掉數字譯碼顯示部分的電源，備用。 2. 標準電壓源的連接和調整插上MC1413基準電源，然后調整10KΩ電位器，調整結束后去掉電源線，供總裝時備用。 3．總裝總調 (1)插好芯片MCl4433，并將2中調試好的線路按圖18—3再檢查一遍。 (2)將輸入端接地，先接好地線，再接通+12V，12V電源，此時顯示器將顯示“000”值，如果不是，應檢測電源正負電壓。用示波器測DS1DS4，Q0Q3波形，判別故障所在。 (3)用電阻、電位器構成一個簡單的輸入電壓Vx調節電路，調節電位器，4位數碼將相應變化，然后進入下一步精調。 (4)用標準數字電壓表(或用數字萬用表代)測量輸入電壓，調節電位器，使Vx＝，這時被調電路的指示值不一定顯示“”，應調整基準電壓源，使指示值與標準電壓表誤差個位數在5之內。 (5)改變輸入電壓Vi極性，使Vi＝1．O00V，檢查‘”是否顯示，并按以方法技準顯示值。 (6) —0— 1，腳V量程內再一次仔細調整(調基準原電壓)使全部量程內的誤差均不超過個位數在6之內。 至此一個測量范圍在177。1，999的三位半數字直流電壓表調試成功。 4．記錄輸入電壓為177。1．999，177。1，500，177。1．000，177。0，500，(標準數字電壓表的讀數)數字電壓的顯示值，列表記錄之。 5．用自制數字電壓表測量正負電源電壓。如何測量，試設計擴程測量電路。 6．若積分電容CCo2(0．1μF)換用普通金屬化紙介電容時，觀察測量精度的變化。l 實驗預習要求 1．本實驗是一個綜合性實驗，應作好充分準備。 2．仔細分析圖183各部分電路的連接及工作原理 3. 參考電壓VR上升，顯示值增大還是減少?4．要使顯示值保持某一時刻的讀數，電路應如何改動?l 實驗報告 參考設計報告撰寫規范，根據具有情況作適當調整。
實驗六 數字頻率計 （參考設計） 一．實驗目的 學習數字電路中基本RS觸發器、單穩態觸發器、時鐘發生器及計數、譯碼顯示等單元電路的綜合應用。 二．工作原理
數字頻率計是用于測量信號(方波、正弦波或其它脈沖信號)的頻率，并用十進制數字顯示，它具有精度高，測量迅速，讀數方便等優點。
脈沖信號的頻率就是在單位時間內所產生的脈沖個數，其表達式為f＝N／T，其中，f為被測信號的頻率，N為計數器所累計的脈沖個數。 T為產生N個脈沖所需的時間。計數器所記錄的結果，就是被測信號的頻率。如在1S內記錄1000個脈沖，則被測信號的頻率為1000Hz。 本實驗課題僅討論一種簡單易制的數字頻率計，其原理方框圖如圖所示。晶振產生較高的標準頻率，經分頻器后可獲得各種時基脈沖(1mS，10mS，1S等)，時基信號的選擇由開關S2控制。被測頻率的輸入信號經放大整形后變成矩形脈沖加到主控門的輸入端，如果被測信號為方波，放大整形可以不要，將被測信號直接加到主控門的輸入端。時基信號經控制電路產生閘門信號至主控門，只有在閘門信號采樣期間內(時基信號的一個周期)，輸入信號才通過主控門。若時基信號的周期為T，進入計數器的輸入脈沖數為N，則被測信號的頻率fx＝N／T，改變時基信號的周期T，即可得到不同的測頻范圍。當主控門關閉時，計數器停止計數，顯示器顯示記錄結果。此時控制電路輸出一個置零信號，經延時、整形電路的延時，當達到所調節的延時時間時，延時電路輸出一個復位信號，使計數器和所有的觸發器量0，為后續新的一次取樣作好準備，即能鎖住一次顯示的時間，使保留到接受新的一次取樣為止。 當開關S2改變量程時，小數點能自動移位； 若開關S1，S3配合使用，可將測試狀態轉為“自按”工作狀態(即用時基信號本身作為被測信號輸入)。設計任務和要求 使用中、小規模集成電路設計與制作一臺簡易的數字頻率計。應具有下述功能： 1．位數 計4位十進制數(計數位數主要取決于被測信號頻率的高低，如果被測信號頻率較高，精度又較高，可相應增加顯示位數)。 2. 量程 第一檔：最小量程檔，閘門信號的采樣時間為1S。 第二檔：。 第三檔: ，閘門信號的采樣時間為l0mS。 第四檔：最大讀數為9999KHz，閘門信號的采樣時間為1mS。 3．顯示方式 (1)用七段LED數碼管顯示讀數，做到顯示穩定、不跳變。 (2)小數點的位置跟隨量程的變更而自動移位。 (3)為了便于讀數，—5S內連續可調。 4．具有“自檢”功能。 5．被測信號為方波信號。 6．畫出設計的數字頻率計的電路總圖。 7．組裝和調試單元電路：1. 控制電路及主控門電路附錄A: 一．集成邏輯電路的連接和驅動 1．TTL電路輸入輸出電路性質 當輸入端為高電平時，輸入電流是反向二極管的漏電流，電流極小。其方向是從外部流入輸入端。 當輸入端處于低電平時，電流由電源Vcc經內部電路流出輸入端，電流較大，當與上一級電路銜接時，將決定上級電路應具有的負載能力。低電平輸出時，允許后級電路灌入電流，隨著灌入電流的增加，輸出低電平將升高，一級LS系列TTL電路允許灌入8mA電流，即可吸收后級20個LS系列標準門的灌入電流。 2．CMOS電路輸入輸出電路性質 一般CC系列的輸入阻抗可高達1010Ω，輸入電容在5pf以下。因CMOS電路的輸出結構具有對稱性，故對高低電平具有相同的輸出能力，負載能力較小，僅可驅動少量的CMOS電路。當輸出端負載很輕時，輸出高電平將十分接近電源電壓；輸出低電平時將十分接近地電位。 在高速CMOS電路54／74HC系列中的一個子系列54／74HCT，其輸入電平與TTL電路完全相同，因此在相互取代時，不需考慮電平的匹配問題。 3. 集成邏輯電路的銜接在實際的數字電路系統中總是將一定數量的集成邏輯電路按需要前后連接起來。這時，前級電路的輸出將與后級電路的輸入相連并驅動后級電路工作。這就存在著電平的配合和負載能力這兩個需要妥善解決的向題。可用下列幾個表達式來說明連接時所要滿足的條件 VOH(前級)＞ViH(后級) VOL(前級)＜ViL(后級) VOH(前級)＞nIiH(后級) VOL(前級)＞nIiL(后毀) n為后級門的數目 (1)TTL與TTL的連接TTL集成邏輯電路的所有系別，由于電路結構形式相同，電平配合比較方便，不需要外接元件可直接連接，主要的限制是受低電平時負載能力的限制。表5—1列出了74系列TTL電路的扇出系數。 表1—174LS0074ALS00 740074L0074S0074LS00 20 40 5 40 574ALS00 20 40 5 40 57400 40 80 10 40 1074L00 10 20 2 20 174S00 50 100 12 100 12(1) TTL與TTL的連接 TTL集成邏輯電路的所有系別，由于電路結構形式相同，電平配合比較方便，不需要外接元件可直接連接，主要的限制是受低電平時負載能太的限制。表5—1列出了74系列TTL電路的扇出系數。 (2)TTL驅動CMOS電路 TTL電路驅動CMOS電路時，由于CMOS電路的輸入阻抗高，故此驅動電流一般不會受到限制，但在電平配合問題上，低電平是可以的，高電平時有困難，因為TTL電路在滿載時，輸出高電平通常低于CMOS電路對輸入高電平的要求，因此為保證TTL輸出高電平時，后級的CMOS電路能可靠工作，通常要外接一個提拉電阻R，始圖5—1所示，，這時TTL后級的CMOS電路的數目實際上是沒有什么限制的。 (3)CMOS驅動TTL電路 圖1—1 TTL電路驅動CMOS電路CMOS的輸出電平能滿足TTL對輸入電平的要求，而驅動電流將受限制，主要是低電平時的負載能力。表5—2列出了一般CMOS電路驅動TTL電路時的扇出系數，從表中可見，除了74HC系列外的其它CMOS電路驅動TTL的能力都較低。表1—2LSTTLLTTLTTLASLTTLCD4001B系列 1 20 2MC14001B系列 1 2 0 2MM74HC及74HC系列 10 20 2