集成電路工藝原理(1)(編輯修改稿)

　

【文章內(nèi)容簡介】 效應(yīng) ? 作為雜質(zhì)再分布的限定源擴散過程，都與氧化結(jié)合在一起，同樣存在邊界條件的偏差。 ? 形成這一偏差的原因 ： ? 不同雜質(zhì)在 Si－ SiO2界面的分凝系數(shù) m不同 m = Csi/CSiO2 ? 雜質(zhì)在氧化層一側(cè)的擴散系數(shù)的影響； ? 隨 SiO2的增厚 Si－ SiO2的界面隨時間而移動； ? 工藝中利用氧化速率大小來控制、調(diào)整再分布后硅片中的雜質(zhì)總量和基區(qū)表面雜質(zhì)濃度； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 39 基區(qū)摻硼、發(fā)射區(qū)摻磷時晶體管中雜質(zhì)的分布狀況 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 40 167。 擴散工藝參量與擴散工藝條件的選擇 一 擴散結(jié)深 (diffusion junction depth) 1，結(jié)深 Xj的定義 : PN結(jié)結(jié)深的位置定義在摻入的雜質(zhì)濃度與硅片本體雜質(zhì)濃度相等的地方；即 ,x = xj 處 Cx(擴散雜質(zhì)濃度 ) = Cb (本體濃度 ) Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 41 2，結(jié)深的表達式 將 N(xj,t) = Nb代入上式，則 12 ( )bjSNx e r fc D tN??（ 2）有限表面源擴散 24( , )xDtSN x t N e ??∵ 則 122 ( l n )SjbNx D tN?統(tǒng)一表示式： jx A D t?（ 1） 恒定表面源擴散 ( , ) 2S xN x t N e r fc Dt?∵ Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 42 ? 例，某晶體管的硼再分布的擴散溫度為 1180℃ ，擴散時間共用了 40分鐘，所用 N型外延片的電阻率為 ?cm，硼擴散的表面濃度 Ns≌5 1018/cm3,試求擴散結(jié)深。 則 18 2165 1 0 3 . 3 1 01 . 5 1 0SbNN?? ? ??則 介：由電阻率與雜質(zhì)濃度的關(guān)系曲線查 ?cm對應(yīng)的雜質(zhì)濃度 Nb＝ 1016/cm3 由 A值與 Ns/Nb的關(guān)系曲線查出對應(yīng)的 A, 則 A＝ 再由雜質(zhì)在硅中的擴散系數(shù)曲線圖中查出 1180℃ 下硼的擴散系數(shù) D = 1012 cm2/sec 124 .8 1 .2 1 0 4 0 6 0 2 .6jx A D t m??? ? ? ? ? ?Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 43 ? 計算結(jié)果比實測值偏大，其原因有： jx A D t??由 可見，結(jié)深 Xj主要由擴散溫度和擴散時間決定； （ 1）硅片進爐時爐溫有所下降； （ 2）實際擴散分布與理想高斯分布有一定的偏離； （ 3）擴散系數(shù) D的精確度有一定局限性； ? 理論計算對實際工作具有一定的指導(dǎo)意義，但當(dāng)計算值與實測值發(fā)生偏差時，應(yīng)以實測值為準(zhǔn)； 3，影響結(jié)深的因素 ?Xj還與 A值，即 Ns/Nb的大小有關(guān)； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 44 二 薄層電阻 (sheet resistance) Rs 1 定義 : 層厚為 Xj（即擴散結(jié)深），長寬相等的一個擴散薄層在電流方向所呈現(xiàn)的電阻 。 ? 薄層電阻也稱方塊電阻 ,用 ?/?表示 。 sjjLRL X X?????? Rs與正方形邊長 L無關(guān)； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 45 2，物理意義 0111 ()jxjq N x dxx?? ???? 01 ()jxjq N x d xx??? ? 式中 , ?為 載流子遷移率， n 為載流子濃度 ,并假定溫室下雜質(zhì)全部電離 ,則載流子濃度 = 雜質(zhì)濃度( n = N)； ? 對于擴散層，層內(nèi)雜質(zhì)有一定的分布，當(dāng)采用平均值的概念時： 11nq? ?????在雜質(zhì)均勻分布的半導(dǎo)體中 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 46 ? 假設(shè)遷移率為常數(shù)， SjjL L L LRRS a x x a a???? ? ? ? ? ? ? ??則， R = n RS xj a L 式中， Q為從表面到結(jié)邊界這一方塊薄層中單位面積上雜質(zhì)總量； 可見 ，擴散層中擴進的雜質(zhì)總量越多，Rs就越小； ?在集成電路中的應(yīng)用： 0 ()jxjq N x d xx?? ? ?011()jS xjR x q Qq N x dx???? ? ??則 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 47 222SQNDt??三，表面雜質(zhì)濃度 NS ? 恒定表面源擴散 ? 表面雜質(zhì)濃度 NS取決于擴散溫度下雜質(zhì)在硅中的固溶度； ? 有限表面源擴散 ? 擴散過程中，雜質(zhì)總量 Q保持不變，而表面濃度隨擴散時間的增長而下降 。即， 再分布的表面濃度由預(yù)淀積的雜質(zhì)總量 Q 和再分布的溫度和時間決定； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 48 ? 在結(jié)深相同的情況下，預(yù)淀積的雜質(zhì)總量越大， 再分布后的表面濃度 NS2就越大； 雜質(zhì)總量 Q對再分布表面濃度 NS2的影響 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 49 ?再分布過程中，擴散與氧化同時進行，有一部分雜質(zhì) Q2要積聚到所生長的 SiO2層中；則，表面濃度可由預(yù)淀積雜質(zhì)總量 Q和積聚到氧化層中的雜質(zhì)總量 Q2來控制； ?如生產(chǎn)時發(fā)現(xiàn)基區(qū)硼擴散預(yù)淀積雜質(zhì)總量過大（即 RS1太小），則可以縮短開始通干氧的時間，使更多的雜質(zhì)積聚到 SiO2層中，以使再分布后的基區(qū)表面濃度 NS2符合設(shè)計要求； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 50 四 擴散溫度與擴散時間的選擇 (一 ) 確定擴散溫度 T和時間 t 的依據(jù) ? 保證擴散層的表面濃度 NS和結(jié)深 Xj。 ? 使擴散結(jié)果具有良好的均勻性和重復(fù)性； ? 以晶體管的硼擴散為例： 硼擴散采用預(yù)淀積和再分布兩部擴散法 1 預(yù)淀積溫度 T和時間 t是如何確定的？ （ 1）預(yù)淀積的目的：使硅片表面擴入足夠的雜質(zhì) —再分布能否達到設(shè)計要求的 NS2和 Xj的先決條件； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 51 （ 2）預(yù)淀積時擴入單位面積的雜質(zhì)總量 11112 SDtQN??? Q1由 NS2和 Xj決定。確定程序是： 111121 2SSDtQ Q NqR??? ? ?所以，預(yù)淀積雜質(zhì)總量要求達到： 1SR qQ??21SQ qR??ⅲ ，由 得 221SjR X ??ⅱ ，因 Xj已知，由 計算得到 RS2 2?22SN ?ⅰ ，由 （平均電導(dǎo)率）的關(guān)系曲線查得 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 52 ? 擴散溫度 T和擴散時間 t 的選擇除考慮表面濃度和結(jié)深的要求，還必須考慮達到所要求的均勻性和重復(fù)性在工藝上的控制性； 2111()2SQtDN??（ 5） t1的確定，則由 （ 3） NS1可間接確定，原則： NS1NS2；由 NS1確定 T。 一般認為 NS1是相應(yīng)擴散溫度下的固溶度，由雜質(zhì)固 溶度曲線選定要達到 NS1的擴散溫度； （ 4）由選定的 T，查出相應(yīng)的 D1； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 53 2，再分布溫度 T和時間 t 是如何確定的？ ? 選定了 T 和 t 后，即可作投片試驗，根據(jù)結(jié)果適當(dāng)修正，最終確定一合適的 T和 t ； 22 22jXtAD?（ 2） T確定