數字電路第十二章(編輯修改稿)

　

【文章內容簡介】 0 0 1 0 1 0 216。 216。 0 0 0 1 0 1 1 216。 216。 1 0 0 T3 1 1 216。 216。 216。 216。 0 0 0 2022年 2月 17日星期四 第十二章 數字系統設計基礎 69 Q Q1的次態卡諾圖如下： 1 0 1 0 Q2 Q1 (b) Q1次態圖 1 0 1 0 Q2 Q1 (a) Q2次態圖 0 x1 ⊙ x2 0 1 0 x2 x2+x3x4 x1x2 2022年 2月 17日星期四 第十二章 數字系統設計基礎 70 電路圖如下： amp。 ≥1 D0 D1 D2 D3 A1 A0 Y 189。74153 1D C1 R 1 A0 A1 Y0 T0 1 Y1 T1 1 Y2 T2 1 Y3 T3 Y 1D C1 R = 0 1 D0 D1 D2 D3 A1 A0 Y 189。74153 189。74139 CLK CLR Q1 Q2 x2 x2 x1 x2 amp。 x4 x3 x2 x1 amp。 x2 x3 Z 2022年 2月 17日星期四 第十二章 數字系統設計基礎 71 進行分解時，須遵循下列原則，才能得到一個系統化的、清晰易懂的、可靠性高、可維護性好的設計： （ 1）正確性和完備性原則 檢查指標所要求的各項功能是否都實現了，且留有必要的余地，最后還要對設計進行適當的優化。 每個子系統、部件或子部件應設計成在功能上相對獨立的模塊，而且對某個模塊內部進行修改時不應影響其他的模塊。 （ 2）模塊化、結構化原則 2022年 2月 17日星期四 第十二章 數字系統設計基礎 72 （ 3）問題不下放原則 在某一級的設計中如遇到問題時，必須將其解決了才能進行下一級的設計。 在底層遇到的問題找不到解決辦法時，必須退回到它的上一級去甚至再上一級去，通過修改上一級的設計來減輕下一級設計的困難。 （ 4）高層主導原則 （ 5）直觀性、清晰性原則 不主張采用難以理解的訣竅和技巧，應當在設計中和文檔中直觀、清晰地反映出設計者的思路。 2022年 2月 17日星期四 第十二章 數字系統設計基礎 73 CPU CACHE SDRAM 北橋 芯片 AGP顯卡 CRT SCSI接口 聲卡 南橋 芯片 HDISK CDROM USB1 網卡 ISA/EISA總線 () BIOS RS232 并行接口 打印機 軟盤驅動器接口 FDISK 鍵盤、鼠標接口 鍵盤 鼠標 PCI總線 (33MHz) IDE接口 1 IDE接口 2 USB接口 100/66MHz 133/66MHz 100/66MHz Pentium 個人計算機系統 2022年 2月 17日星期四 第十二章 數字系統設計基礎 74 1 0 1 0 1 1 0 1 M Q A 0 0 0 0 0 1 1 0 1 1 0 1 0 0 1 0 1 0 1 1 0 1 0 0 1 0 1 0 1 1 0 0 0 0 0 Q + + 0 0 1 0 1 0 1 1 0 0 0 0 1 0 1 0 1 1 右移一位 右移一位 相加結果 相加結果 0 1 1 0 0 1 0 1 1 1 0 1 0 + 0 0 1 1 0 0 1 0 1 右移一位 相加結果 1 0 0 0 0 0 1 0 1 1 0 1 0 + 0 1 0 0 0 0 0 1 0 右移一位 相加結果 2022年 2月 17日星期四 第十二章 數字系統設計基礎 75 M 1 0 0 1 1 1 1 0 運算過程 算式說明 1 0 1 0 被乘數 1 1 0 1 乘數 0 0 0 0 0 0 0 0 累加器初始內容 + 1 0 1 0 第一部分積 0 0 0 0 1 0 1 0 第一部分和 + 0 0 0 0 第二部分積 0 0 0 0 1 0 1 0 第二部分和 + 1 0 1 0 第三部分積 0 0 1 1 0 0 1 0 第三部分和 + 1 0 1 0 第四部分積 1 0 0 0 0 0 1 0 乘積 =第四部分和 Q A 1 0 0 1 0 0 0 0 0 0 0 1 0 0 1 1 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 2022年 2月 17日星期四 第十二章 數字系統設計基礎 76 E：觸發器輸出16S到指示信號； ASYE：組合輸出15S到指示信號，與 E相差一個時鐘周期。 F：觸發器輸出 4S到指示信號； ASYF：組合輸出3S到指示信號，與 F相差一個時鐘周期。 2022年 2月 17日星期四 第十二章 數字系統設計基礎 77 A S Y EECTA S Y EECTE nnn ????????? 201nEA S Y ECTT ????? ）（20A S Y FFTA S Y FFTF nnn ??????? 311nFA S Y FTT ???? ）（312022年 2月 17日星期四 第十二章 數字系統設計基礎 78 周端 張慧娟 顧新 編著，數字系統設計基礎，西安電子科技大學出版社， 。 參考教材 2022年 2月 17日星期四 第十二章 數字系統設計基礎 79 輸出接口 數據 處理器 輸入接口 輸入接口 控制器 輸出接口 外部輸入控制信號 時鐘 輸入信號 狀態信號 控制信號 數字邏輯子系統 輸出信號 外部輸出控制信號 圖 數字系統的一般模型 2022年 2月 17日星期四 第十二章 數字系統設計基礎 80 ),(1 ?CQXFQ nn ??? 圖 數據處理器模型 組合邏輯網絡 Qm Q1 ?m ?1 … … 輸入信號 輸出信號 … S 控制網絡 … ?m ?1 C X Z ),( CQXGZ n?),( nQXRS ?2022年 2月 17日星期四 第十二章 數字系統設計基礎 81 表 數據處理器明細表 A←0,B←0 CLAB 輸出 Z=A B←B+X ADDB X0 S2 A←A+X ADDA X0 S1 無操作 NOP 定 義 狀態變量 操 作 控制信號 狀 態 變 量 表 操 作 表 2022年 2月 17日星期四 第十二章 數字系統設計基礎 82 組合邏輯網絡 外部輸入控制信號 外部輸出控制信號 S (Q)狀態寄存器 C 現態 激勵信號 圖 控制器模型 2022年 2月 17日星期四 第十二章 數字系統設計基礎 83 CP 異步輸入 a 異步輸入 b 同步化后的輸入 A 同步化后的輸入 B 當前系統時鐘有效沿 2022年 2月 17日星期四 第十二章 數字系統設計基礎 84 圖 PB﹡ CP Q1 Q2 PB (b) 波形圖 1D C1 1 Q Q PB PB﹡ 1D C1 2 Q Q CP (a) 電路 amp。 寄存 一個時鐘周期 延遲 同步 時鐘 異步 2022年 2月 17日星期四 第十二章 數字系統設計基礎 85 一種同步化電路 amp。 PB PB﹡ 1D C1 Q Q CP amp。 1 同步 時鐘 異步 寄存 脈寬小于時鐘周期 2022年 2月 17日星期四 第十二章 數字系統設計基礎 86 系統 輸 出 輸 入 … … （ a）一般方框圖 控制器 C 數據采集 輸入 數據處理 C 輸出 數據顯示 數據打印 （ b）系統分解圖 2022年 2月 17日星期四 第十二章 數字系統設計基礎 87 （ C）進一步細化方案 控制器 C 數據采集 輸入 數據處理 C 輸出 數據顯示 數據打印 2022年 2月 17日星期四 第十二章 數字系統設計基礎 88 （ d）數據處理模塊的細化 輸入 /輸出接口 C M寄存器 A寄存器 ALU C C C 圖 一個智能儀表的方框圖 2022年 2月 17日星期四 第十二章 數字系統設計基礎 89 寄存器操作或輸出 符號 二進制代碼 （ a）狀態框 （ b）實例 R ← 0 START 011 T3 圖 狀態框 2022年 2月 17日星期四 第十二章 數字系統設計基礎 90 條件 分支 分支 0 1 分支 分支 0 1 條件 圖 判斷框 2022年 2月 17日星期四 第十二章 數字系統設計基礎 91 X1 X2 0 11 T1 T2 T3 T4 10 （ a）真值表圖解分支表示 0 1 T1 X1 T2 T3 T4 X2 0 1 （ b）變量優先級分支表示 圖 判斷框 3個分支表示 2022年 2月 17日星期四 第十二章 數字系統設計基礎 92 圖 條件框舉例 START T1 T2 010 0 1 001 E R←0 圖 條件框 寄存器操作 或輸出 2022年 2月 17日星期四 第十二章 數字系統設計基礎 93 圖 ASM塊 A←A+1 T1 T2 010 0 1 001 E R←0 F T4 100 T3 011 0 1 001 100 011 010 00/ 01/ 1 / EF/ 圖 等效狀態圖 2022年 2月 17日星期四 第十二章 數字系統設計基礎 94 例 一個數字系統的數據處理器有 2個觸發器 E和 F及 1個二進制計數器 A，計數器的各個位分別用A A A A1標記， A4為最高位， A1為最低位。啟動信號 S使計數器 A和觸發器 F清“ 0”，從下一個時鐘脈沖開始，計數器增 1，一直到系統停止工作為止。系統的操作序列由 A3和 A4之值決定，即： ① A3=0，觸發器 E清“ 0”，并繼續計數。 ② A3=1，觸發器 E置“ 1”，并檢驗 A4，若 A4=0， 繼續計數；若 A4=1，觸發器 F置“ 1”，系統停止計數。 2022年 2月 17日星期四 第十二章 數字系統設計基礎 95 圖 例 ASM圖 A←A+1 0 T0 初態 S A3 1 T1 A4 0 A←0， F←0 E←1 E←0 E←1， F←1 0 1 1 2022年 2月 17日星期四 第十二章 數字系統設計基礎 96 表 ASM圖的操作序列 A4 A3 A2 A1 E F 條 件 狀 態 0 0 0 0 1 0 A3 =0 A4 =0 T1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0 A3 =1 A4 =0 T1 0 1 0 1 1 0 0 1 1 0 1 0 0 1 1 1 1 0 1 0 0 0 1 0 A3 =0 A4 =1 T1 1 0 0 1 0 0 1 0 1 0 0 0 1 0 1 1 0 0 1 1 0 0 0 0 A3 =1 T1 1 1 0 1 1 1 A4 =1 T0 2022年 2月 17日星期四 第十二章 數字系統設計基礎 97 圖 算法流程圖和 ASM圖的對應關系 A←A+1， A←SR（ A） A←A+1 A←SR（ A） （ a） 算法流程圖 （ b）