基于單片機的高溫加熱爐溫度控制器設計(編輯修改稿)

　

【文章內容簡介】 2 用于輸入外部振蕩脈沖，該信號直接送至內 部時鐘電路，而 XTAL1 必須接地。 3．控制信號引腳 RST/VPD、 ALE/PROG、 PSEN 和 EA/VPP RST/VPD：為復位信號輸入端。當 RST 端保持 2個機器周期（ 24個時鐘周期）以上的高電平時，使單片機完成了復位操作。第二功能 VPD 為內部 RAM 的備用電源輸入端。主電源一旦發生斷電，降到一定低電壓值時，可通過 VPD 為單片機內部 RAM 提供電源，以保護片內 RAM 中的信息不丟失，使上電后能繼續正常運行。 ALE/PROG： ALE 為地址鎖存允許信號。在訪問外部存儲器時， ALE 用來鎖存 P0擴展地址低 8位的地址信號；在不訪問外部存儲器時， ALE 也以時鐘振蕩頻率的 1/6 的固定速率輸出，因而它又可用作外部定時或其它需要。但是，在遇到訪問外部數據存儲器時，會丟失一個 ALE 脈沖。ALE 能驅動 8個 LSTTL 門輸入。第 2功能 PROG 是內部 ROM 編程時的編程脈沖輸入端。 PSEN：外部程序存儲器 ROM 的讀選通信號。當訪問外部 ROM 時， PSEN 產生負脈沖作為外部 ROM 的選通信號；而在訪問外部數據 RAM 或片內 ROM 時，不會產生有效的 PSEN 信號。PSEN 可驅動 8 個 LSTTL 門輸入端。 EA/VPP：訪問外部程序存儲器控制信號。對 80C51 而言，它們的片內有 4KB 的程序存儲器，當 EA 為高電平時， CPU 訪問片內程序存儲器有兩種情況：第 1種是，訪問地址空間在 0~4KB 范圍內， CPU 訪問片內程序存儲器；第 2 種是，訪問的地址超出 4KB 時， CPU將自動執行外部程序存儲器的程序，即訪問外部 ROM。當 EA 接地時，只能訪問外部 ROM。第 2 種功能 VPP 為編程電源輸入。 4． 4 個 8位 I/O 端口 P0、 P P2和 P3 P0 口（ P0。 0~P0。 7）是一個 8 位漏極開路型的雙向 I/O 口。第 2功能是在訪問外部存儲器時，分別提供低 8位地址線和 8位雙向數據總線。在對片內 ROM 進行編程和校驗時， P0 口用于數據的輸入和輸出。 P1 口（ P1。 0~P1。 7）：是一個內部帶提升電阻的準雙向 I/O 口。在對片內 ROM 編程校 10 驗時， P1口用于接收低 8 位地址信號。 P2 口（ P2。 0~P2。 7）：是一個內部帶提升電阻的 8 位準雙向 I/O 口。第 2功能是在訪問外部存儲器時，輸出高 8位地址信號。在對片內 ROM 進行編程和校驗時， P2 口用作接收高 8 位地址和控制信 號。 P3 口（ P3。 0~P3。 7）：是一個內部帶提升電阻的 8位準雙向 I/O 口。在系統中，這 8個引腳都有各自的第 2 功能。見下表 P3 口的各引腳 第 2功能 RXD（串行口輸入） TXD（串行口輸出） INT0（外部中斷 0輸入） INT1（外部中斷 1輸入） T0（定時 /計數器的外部輸入） T1（定時 /計數器的外部輸入） WR（片外數據存儲器寫選通控制輸出） RD（片外數據存儲器讀選通控制輸出） VCC40GND20RST9X119X218PSEN29ALE3039383736353433321234567821222324252627281011121314151617EA31U1DS80C51 最小系統通過擴 展一片 Intel 8255A 實現 Intel8255A 是一種通用的可編程并行 I/O 接口芯片 ， 也是應用最廣泛的并行 I/O 接口芯片 。 11 8255A 的內部結構 8255 內部包括三個并行數據輸入 /輸出端口，兩個工作方式控制電路，一個讀 /寫控制邏輯電路和 8位總線緩沖器。各部分功能概括如下： （ 1）端口 A、 B、 C A口：是一個 8 位數據輸出鎖存器 /緩沖器和一個 8位數據輸入鎖存器 。 B口：是一個 8 位數據輸入 /輸出鎖存器 /緩沖器和一個 8 位數據輸入鎖存器。 C口：是一個 8 位數據輸出鎖存器 /緩沖器和一個 8位數據輸入緩沖器（輸入不鎖存）。 通常 A 口、 B口作為數據輸入 /輸出端口。 C口作為控制 /狀態信息端口，它在 “方式控制字 ”的控制下可分為兩個 4 位端口，每個端口有一個 4位鎖存器，分別與 A 口、 B口配合使用，作為控制信號輸出或狀態信息輸入端口。 （ 2）工作方式控制電路 工作方式控制電路有兩個，一個是 A 組控制電路，另一個是 B組控制電路。這兩組控制電路具有一個控制命令寄存器，用來接受中央處理器發來的控 制字，以決定兩組端口的工作方式，也可根據控制字的要求對 C口按位清 “0”或者按位置 “1”。 A組控制電路用來控制 A口和 C口的上半部分（ PC7PC4）。 B 組控制電路用來控制 B 口和C口的下半部分（ PC3PC0）。 （ 3）總線數據緩沖器 總線數據緩沖器是一個三態雙向 8 位緩沖器，作為 8255 與系統總線之間的接口，用來傳送數據、指令、控制命令以及外部狀態信息。 （ 4）讀 /寫控制邏輯電路 讀 /寫控制邏輯電路接受 CPU 發來的控制信號 RD、 WR、 RESET、地址信號 A1A0 等，然后根據控制信號的要求，將端口數據讀出，發 往 CPU，或者將 CPU 送來的數據寫入端口。 8255A 的外部引腳 ： 12 PC014PC115PC216PC317PC418PC519PC620PC721PB018PB119PB220PB321PB422PB523PB624PB725PA737PA638PA539PA440PA31PA22PA13PA04D727D628D529D430D331D232D133D034RD5WR36A09A18GND7RESET35CS6U98255 1. PAO 到 PA7：接腳 4 到接腳 1及接腳 40 到接腳 37 A 口，為 8bits 的 I/O 口。 2. PBO 到 PB7：接腳 18 到接腳 25 B 口，為 8bits 的 I/O 口。 3. PC0 到 PC7：接腳 17 到接腳 14 及接腳 13 到接腳 10 C端口的并行 I/O 數據線。當 8255A 工作在方式 0 是， PC7 到 PC0 為兩組并行數據線；當 8255A 工作于方式 1 或方式 2時， PC7 到 PC0 將分別供給 A,B 兩組轉換接口的聯絡 控制線，此時每根線將賦予新的含義。 4. DB0 到 DB7：接腳 27 到接腳 34 三態的數據總線，單片機由此數據總線進行與 8255 的數據傳輸。 5. Vcc：接腳 26 +5V 電源供應腳。 6. GND：接腳 7 8255 接地腳。 7. RESTET：接腳 35 復位輸入信號，當 CPU 向 8255A 的 RESTET 端發一高電平后， 8255A 將復位到初始狀態。 8. /CS：接腳 16 芯片選擇線，低態動作。 9. /RD：接腳 5 13 單片機讀取 8255 內部數據控制腳，當 CS 接腳信號為 0， RD 接腳信號從 1 變為 0 時， 由 8255 的 A