計算機組成原理總結小抄(編輯修改稿)

　

【文章內容簡介】 000000 ，是隱含的。 XY ， X+Y， 并判 別結果的正確性。設： X=， Y= [X]補 =0011011 [Y]補 =1101110 [Y]補 =0010010 [X]補 +[Y]補 =0101101 溢出 [X]補 +[Y]補 =0001001 無溢出 X+Y = 第四章 （ 重點是存儲器畫圖 及例題 ） ▲ 外存儲器與內存儲器相比，外存儲器 速度慢，容量大 ▲ ＣＰＵ對存儲器的訪問包括 讀 和 寫 兩類 ▲ 存儲器和 CPU 連接時，要完成 地址總線 的連接， 數據總線 的連接和 控制總線 的連接，方能正常工作 除了 RAM 以外，即使停電，仍能保 持其內容，稱之為 “非易失性存儲器 ”，而 RAM 為 “易失性存儲器 ”。 主存儲器的主要技術指標 ： 存儲容量、存儲速度、功耗、可靠性、性能 /價格比 半導體存儲芯片的組成 ： ★ 靜態存儲器 SRAM（雙極型、靜態 MOS 型）： 依靠雙穩態電路內部交叉反饋的機制存儲信息。 SRAM 是以雙穩態電路為存儲單元的 ★ 動態存儲器 DRAM（動態 MOS 型）： 依靠電容存儲電荷的原理存儲信息。功耗較小 ,容量大 ,速度較快 ,作主存 。 DRAM 是通過把電荷充積到 MOS 管的柵極電容或專門的 MOS 電容中去 來實現信息存儲的。 →▲再生： 為了保證存儲信息不遭破壞，必須在電荷漏掉以前就進行充電，以恢復原來的電荷。把這一充電過 7 程稱為 再生 ，或稱為 刷新 。對于 DRAM，再生一般應在 小于或等于 2ms 的時間內進行一次。 SRAM 與 DRAM 的比較 ： SRAM DRAM 存儲信息 觸發器 電容 破壞性讀出 非 是 需要刷新 非 需要 行列地址 同時送 分兩次送 運行速度 快 慢 集成度 低 高 發熱量 大 小 存儲成本 高 低 位擴展 指的是用多個存儲器器件對字長進行擴充。（ 方法 :位擴展的連接方式是將多片存儲 器的地址、片選CS、讀寫控制端 R／ W 相應并聯，數據端分別引出。） 字擴展 指的是增加存儲器中字的數量。（ 方法 :靜態存儲器進行字擴展時，將各芯片的地址線、數據線、讀寫控制線相應并聯，而由片選信號來區分各芯片的地址范圍。） 例 : 4 個 16KX8 位靜態芯片組成 64KX8 位存儲器。 例 : 4 個 16KX8 位靜態芯片組成 64KX8 位存儲器 注意刷新與重寫的區別 ： 重寫是破壞性讀出后重寫，以恢復原來的信息。 刷新是 “讀出 ”方式的刷新非破壞性讀出的動態 M，需補充電荷以保持原來的信息。刷新邏 輯 (專門處理 ) 刷新方式： 集中式刷新和分布式刷新 例題： 由 Intel2114(1KX4 位 )芯片組成容量為 4KX8 位的主存儲器的邏輯框圖 ,說明地址總線和數據總線的位數，該存儲器與 8 位字長的 CPU 的連接關系。 8 解：此題所用芯片是同種芯片。 （ 1）片數 =存儲器總容量（位） /芯片容量（位） =4K*8/（ 1K*4） =8（片） （ 2） CPU 總線（由存儲器容量決定） 地址線位數 =log2(字數 )=log2(4K)=12(位 ) 數據線位數 =字長 =8（位） （ 3）芯片總線（由芯片容量決定） 地址線 =log2(1K)=10(位 ) 數據線 =4（位） （ 4）分組（組內并行工作， cs 連在一起，組間串行工作， cs 分別連接譯碼器的輸出）。 組內芯片數 =存儲器字長 /芯片字長 =8/4=2（片） 組數 =芯片總數 /組內片數 =8/2=4（組） （ 5）地址分配與片選邏輯 (6)連接方式 :擴 展位數 ,擴展單元數 ,連接控制線 某半導體存 儲器，按字節編址。其中， 0000H 07FFH 為 ROM區，選用 EPROM 芯片（ 2KB/片）； 0800H13FFH 為 RAM 區，選用 RAM 芯片 （ 2KB/片和 1KB/片）。地址總線 A15A0（低 ）。給出地址分配和片選邏輯。 ROM 區： 2KB RAM 區： 3KB 共 3 片 存儲空間分配：先安排大容量芯片（放地址低端），再安排小容量芯片。便于擬定片選邏輯。 9 用 8K8 位 的 ROM 芯片和 8K4 位 的 RAM 芯片組成存儲器，按字節編址，其中 RAM 的地址為 0000H～ 5FFFH，ROM 的地址為 6000～ 9FFFH，畫出此存儲器組成結構圖及與 CPU 的連接圖。 解：計算容量、芯片數量： RAM的地址范圍展開為 0000000000000000~0101111111111111， A12A0 從 0000H～ 1FFFH，容量為： 8K，高位地址 A15A14A13，從 000010，所以 RAM的容量為 8K 3=24K。 RAM的容量是 24K 8，需 8K 4 的芯片 6片。 ROM的末地址 首地址 =9FFFH6000H=3FFFH，所以 ROM的容量為 214=16K。 ROM 的容量是 16K 8，需 8K 8 的芯片 2片。 ROM的地址范圍展開為 0110 0000 0000 0000~1001 1111 1111 1111，高位地址 A15A14A13，從 011~100。存儲器的組成結構圖及與 CPU 的連接如圖所示。 存儲器分布圖如下面所示（按字節編址），現有芯片 ROM 4K8 和 RAM 8K 4，設計此存儲器系統，將RAM 和 ROM 用 CPU 連接。 解： RAM1 區域是 8K 8，需 2 片 8K 4的芯片； RAM2 區域也是 8K 8，需 2片 8K 4的芯片； ROM 區域是8K 8，需 2片 4K8 的芯片。地址分析如下： 以內部地址多的為主，地址譯碼方案為：用 A14A13 作譯碼器輸入，則 Y0選 RAM1， Y1 選 RAM2， Y3選 ROM，當 A12=0 時選 ROM1，當 A12=1 時選 ROM2，擴展圖與連接圖如圖所示。 10 ▲ ★ 用 8K8 的 RAM 芯片和 2K8 的 ROM 芯片設計一個 10K8 的存儲器， ROM 和 RAM 的容量分別為2K 和 8K， ROM 的首地址為 0000H， RAM 的末地址為 3FFFH。 (1)ROM 存儲器區域和 RAM 存儲器區域的地址范圍分別為多少 ? (2)畫出存儲器控制圖及與 CPU 的連接圖。 解：（ 1） ROM 的首地址為 0000H， ROM 的總容量為 2K 8； RAM的末地址為 3FFFH， RAM 的總容量為 8K 8，所以首地址為： 2020H。 以內部 地址多的為主，地址譯碼方案為：用 A13來選擇，當 A13=1 時選 RAM，當 A13A12A11=000 時選 ROM，如圖所示。 用 8K 8位的 ROM 芯片和 8K4位的 RAM芯片組成存儲器，按字節編址，其中 RAM的地址為 2020H~7FFFH，ROM 的地址為 9000H~BFFFH，畫出此存儲器組成結構圖及與 CPU 的連接圖。 解： RAM的地址范圍展開為 001 0000000000000~011 11111111111， A12A0 從 0000H~1FFFH，容量為 8K，高位地址從 001~011 所以 RAM的容量為 8K 3=24K。 RAM用 8K 4的芯片組成，需 8K 4的芯片共 6片。 ROM的地址范圍展開為 11 1001 000000000000~1011 111111111111， A11A0 從 000H~FFFH，容量為 4K， 高位地址 A15A14A13A12,從 1001~1011，所以 ROM 的容量為 4K 3=12K。 ROM 用 4K