數字電子技術課程設計說明書-多功能數字鐘的設計(編輯修改稿)

　

【文章內容簡介】 。實現這兩種模數的計數器采用中規模集成計數器 74LS90 構成。 60 進制計數器 由 74LS161N 構成的 60 進制計數器，將一片 74LS161N 設計成 10 進制加法計數器，另一片設置 6 進制加法計數器。兩片 74LS161 按反饋清零法串接而成。秒計數器的十位和個位，輸出脈沖除用作自身清零外，同時還作為分計數器的輸入脈沖 CP1。下圖電路即可作為秒計數器，也可作為分計數器。 60 進 制 計 數 器 24 進制計數器 由 兩片 74LS161N 構成的二十四進制計數器，將一片 74LS161N 設計成 10 進制加法計數器，另一片設置 2進制加法計數器。即個位計數狀態為 Qd Qc Qb Qa = 0100 十位計數狀態為 Qd Qc Qb Qa = 0010 時， 要求計數器歸零。通過把個位 Qc、十位 Qb 相與后的信號送到個位、十位計數器的清零端，使計數器清零，從而構成 24 進制計數器。電路圖如下 : 武漢理工大學《數字電子技術》課程設計說明書 6 24 進 制 計 數 器 譯碼顯示電路 譯碼電路的功能是將秒、分、時計數器的輸出代碼進行翻譯，變成相應的數字。用與驅動 LED 七段數碼管的譯碼器用的有 4511BP_5V。 4511BP_5V 是 BCD7 段譯碼器 /驅動器，輸出高電平有效，專用于驅動 LED 七段共陰極顯示數碼管。若將秒、分、時計數器的每位輸出分別送到相應七 段譯嗎管的輸入端，便可以進行不同數字的顯示。 譯碼顯示電路 武漢理工大學《數字電子技術》課程設計說明書 7 校時電路 校時電路是數字鐘不可缺少的部分，每當數字鐘與實際時間不符時，需要根據標準時間進行校時。 J J5 分別是時校正、分校正開關。不校正時開關 J5， J6 置于上邊， J7 閉合，電路正常運行，當要校正時，斷開 J7。若要校正時，則撥動一次 J6，時增加一小時；若要校正分，則撥動一次 J5，分增加一分。校正完成后，閉合 J7 時間繼續 運行。 校正電路 武漢理工大學《數字電子技術》課程設計說明書 8 鬧鐘，整點報時電路 武漢理工大學《數字電子技術》課程設計說明書 9 5 器件選擇 74LS161 74LS161 是常用的四位二進制可預置的同步加法計數器，他可以靈活的運用在各種數字電路，以及單片機系統種實現分頻器等很多重要的功能，： 74ls161 引腳圖 管腳圖介紹： 時鐘 CP 和四個數據輸入端 P0~P3 清零 /MR 使能 CEP， CET 置數 PE 數據輸出端 Q0~Q3 以及進位輸出 TC. (TC=Q0Q1Q2Q3CET) 武漢理工大學《數字電子技術》課程設計說明書 10 輸 入 輸 出 CR CP LD EP ET D3 D2 D1 D0 Q3 Q2 Q1 Q0 0 Ф Ф Ф Ф Ф Ф Ф Ф 0 0 0 0 1 ↑ 0 Ф Ф d c b a d c b a 1 ↑ 1 0 Ф Ф Ф Ф Ф Q3 Q2 Q1 Q0 1 ↑ 1 Ф 0 Ф Ф Ф Ф Q3 Q2 Q1 Q0 1 ↑ 1 1 1 Ф Ф Ф Ф 狀態碼加 1 74LS161 功能表 從 74LS161 功能表功能表中可以知道，當清零端 CR=“0”，計數器輸出 Q Q QQ0 立即為全 “0”，這個時候為異步復位功能。當 CR=“1”且 LD=“0”時，在 CP 信號上升沿作用后， 74LS161 輸出端 Q Q Q Q0 的狀態分別與并行數據輸入端 D3， D2， D1，D0 的狀態一樣，為同步置數功能。而只有當 CR=LD=EP=ET=“1”、 CP 脈沖上升 沿作用后，計數器加 1。 74LS161 還有一個進位輸出端 CO，其邏輯關系是 CO= Q0Q1Q2Q3CET。合理應用計數器的清零功能和置數功能，一片 74LS161 可以組成 16 進制以下的任意進制分頻器。 LM555CM 振蕩器由 555 定時器構成。在 555 定時器的外部接適當的電阻和電容元件構成多諧振蕩器，再選擇元件參數使其發出標準秒信號。 555 定時器的功能主要由上、下兩個比較器Ｃ Ｃ 2 的工作狀況決定。比較器的參考電壓由分壓器提供 ,在電源與地端之間加上ＶＣＣ電壓 ,且控制端ＶＭ懸空 ,則上比較器Ｃ 1 的反 相端 “”加上的參考電壓為 2/3ＶＣＣ ,下比較器Ｃ 2 的同相端 “+”加上的參考電壓為 1/3ＶＣＣ。若觸發端 Ｓ的輸入電壓Ｖ 2≤1/3ＶＣＣ ,下比較器Ｃ 2 輸出為 “1”電平 ,ＳＲ觸發器的Ｓ輸入端接受 “1”信號 ,可使觸發器輸武漢理工大學《數字電子技術》課程設計說明書 11 出端Ｑ為 “1”,從而使整個 555 電路輸出為 “1”。若閾值端Ｒ的輸入電壓Ｖ 6≥2/3ＶＣＣ ,上比較器Ｃ 1 輸出為 “1”電平 ,ＳＲ觸發器的Ｒ輸入端接受 “1”信號 ,可使觸發器輸出端Ｑ為“0”,從而使整個 555 電路輸出為 “0”。控制電壓端ＶＭ外加電壓可改變兩個比較器的參考電壓 ,不用時 ,通常將它通過電容 ( )接地。放電管Ｔ 1的輸出端Ｑ ′為集電極開路輸出 ,其集電極最大電流可達 50ｍＡ ,因此 ,具有較大的帶灌電流負載能力。若復位端 ＲＤ加低電平或接地 ,可使電路強制復位 ,不管 555 電路原處于什么狀態 ,均可使它的輸出Ｑ為 “0”電平。只要在 555定時器電路外部配上兩個電阻及兩個電容元件 ,并將某些引腳相連 ,就可方便地構成多諧振蕩器 。 U 5 4L M 5 5 5 C MGND1DIS7OUT 3RST4VCC8THR6CON5TRI2 武漢理工大學《數字電