基本門電路ppt課件(編輯修改稿)

　

【文章內容簡介】 ?? ? ?????參考書上（ ，） NMOS門電路 ?如設 帶入上式得 將 帶入上式，設兩管的 相等，則有 因耗盡管的遷移率 要比增強管的 小，可取 ，且設兩管的溝道長度相等，則有 5 , 1 .0 , 4 .0 , 0 .5D D T N T D L O U TV V V V V V V V? ? ? ? ?D???OXWCL???4 .2 7nN DD D nW LWL?? ?D?n?D?? ?3 .5 6NDWW?OXC NMOS門電路 ?因此如取耗盡管的溝道寬度 WD=，則增強管耗盡管的溝道寬度 WN必須取，才能保證得到所需的 VLOUT值。 ? NMOS反相器的速度取決于對負載電容CL的充放電時間，但一般而言，充電時間要比放電時間長，因為負載管的值 要比下拉管的值 小。這種充放電時間的不對稱性會導致門 NMOS電路中存在競爭冒險問題。 D?n? NMOS門電路 ?圖 511(c)和 (d)分別為 NMOS反相器的傳輸特性和電流特性。圖 517(e)為 NMOS反相器的版圖圖形。圖中下部為增強型 N溝NMOS晶體管。上部為耗盡型 N溝 MOS晶體管，其柵極 (多晶硅柵 )與源極相接，這是通過多晶硅與硅片上源區接觸孔完成的。另外在耗盡型 N溝 MOS管柵極的四周有一離子注入區 (圖中用虛線表示 )，在此區內采取耗盡注入 (通常采用砷 )而得到 N型耗盡溝道。 NMOS門電路 ? 2輸入端 NMOS與非 (NAND)門電路圖見團 518。它是在基本反相器中增加一串聯的驅動管。由于兩管相串聯，其等效的阻抗值增加，為了使總電流與只有一個驅動管時的電流相同，必須將兩個管子的溝道寬度 (channel width)加倍?，F分析如下。 ? 當兩個 N溝 MOS管相串聯，兩管的開啟電壓相同，并且它們的柵極電位相等且均處于非飽和時，可以等效于一個 N溝 MOS管，這示于圖 519。具體等效的 求法如下。 ? ?因 N溝管處在非飽和區，有 ?上式可以改寫為 ?因為 所以可以求得 ? ? 222D S G S TN D S D SI V V V V? ??? ? ???? ? ? ?222D S G TN S G TN DI V V V V V V? ??? ? ? ? ? ???? ? ? ?2211 2D S G TN M G TN DI V V V V V V? ??? ? ? ? ? ???? ? ? ?2222 2D S G TN S G TN MI V V V V V V? ??? ? ? ? ? ???? ? ? ?22121212e f f G T N S G T N DI V V V V V V???? ??? ? ? ? ? ????1212eff?????? ?12D S D S effI I I???因而 于是 ?當 M1處于飽和， M 2處于非飽和時，同樣可以得到式 (510)。這說明兩管串聯后，導電因子下降50％，根據導電因子的公式 ? 可以看出在相同的工藝和溝道長度的條件下，只有將 W加倍才能保證電流值不變。這時如果有多個輸入，與非門的面積就會特別大，這是我們所不希望的，因而在 NMOS集成電路中傾向于采用或非門。 OXWCL??? ? 2輸入端 NMOS或非 (NOR)門電路圖示于圖 520?；蚍情T電路是在基本反相器中并聯一增強型的驅動管，并聯后 (如圖 521所示 )等效的阻抗值會減小。對圖 521分析可得到 ，即并聯后流經或非門的電流增大。因而對 2輸入或非門，每一驅動管的 W不必加倍，可仍維持原值，甚至可縮小。 12eff? ? ??? ?對于靜態 NMOS電路來講，最大的問題在于輸出為邏輯 0狀態時，靜態功耗電路中始終有直流電流，如圖 517(d)所示。因而與將要討論的 CMOS電路相比， NMOS電路的靜態功耗較大；但它的電路結構相對簡單，對每一個邏輯輸入來講只有一個晶體管開或關．這樣門的輸入電容減小，面積也相對較小，所以它在高速電路中仍然具有吸引力。 ? 為廠降低功耗，已有多種 NMOS的動態電路方案，在這類動態電路中通常用時鐘控制設法使驅動管和負載管交替導通。在此術再一一討論。 ? NMOS通導管 (Pass transistor)示于圖 522。將 N溝晶體管的一端接 VIN(等于 VDD)，另一端接負載電容 CL，這時MOS管就用作通導，稱為通導管。 ? 假設負載電容 CL初始已被完全放電。現如在 t=0時，柵極上：加一階梯電壓 VG(如圖 522(a)所示 )，它等于 VDD (邏輯 1)。由于 MOS管本身是對稱的，因此首先要確定 MOS管的漏端和源端。而管子的漏端和源端的確定取決于所加電位的高低。在充電時，對照圖，可確定左端為漏端 (D)，而右端為源端 (S)，因為晶體管的兩端電壓中左端較高。當 t0時， IDS將流過晶體管對 CL充電，輸出電壓 VOUT逐漸升高，如圖 522(b)所示。隨著 CL充電， VGS下降。當VGS下降到閾值電壓 VTN時， MOS管截止， VOUT則達到VDDVTN，這是通導管可以傳遞的最大電壓。這時的輸出電壓相對于柵電壓有一閾值電壓的壓落，這對于通過通導管傳遞數字信號時有重要影響，因為連有通導管的電路必須設計成能接受比邏輯 1稍低的電平。 ?在 t=0時，加在 VG和 VIN上的電壓都等于 VDD，因此流過晶體管的電流就是 VGS=VDD時的飽和電流 IO。當 t0，隨著 VS的上升， VGS下降，但VDS仍保持等于 VGS。因而在 IV特性曲線上，VDS=VGS時的軌跡如圖 523(a)，其電流變化曲線示于圖 523(b ) 。 ? CL通過 N溝通導管放電時的情況如圖 524。這時假設 CL已被充電到 VDDVTN電平，隨后輸人端接地。同樣柵電壓加一階梯波，在 t=0時， VG=VDD，這時左端為源端而右端為漏端。當 CL放電時。由于 VGS維持為一常壓即VDD。因而 VOUT可以下降至零．這表示在放電情況時不存在電壓落差。放電時的電路圖示于圖 524(a)，輸出電壓VOUT和流經管于的電流 IDS的變化分別見圖 524(b)和 (c)。 ? P溝 MOS管同樣可以用作通導管。但它的電壓傳輸持件與N溝 MOS管不同、因此在充電時，輸出電壓完全可以達到VDD，們在放電時，則在 CL上仍剩留一電壓。通過 P溝MOS管充放電時的電流變化如圖 525。讀者可以自行對 P溝通導管作出分析。 CMOS門電路 ?CMOS電路稱為互補型 (plementary)金屬 — 氧化物 — 半導體電路，它同時利用 P溝MOS管和 N溝 MOSs管，具有功耗低和集成度高的優點，因而己被廣泛應用于各種場合。 CMOS電路具有 P阱、 N阱和雙阱等工藝結構。 ? 1． CMOS反相器的工作原理 ? 最基本的 CMOS反相器的電路圖示于圖 529(a)，它由一 N溝 MOS管和一 P溝 MOS管組成。 P溝管稱為上拉管，N溝管稱為下拉管，兩管的柵極相連并接 VIN， VOUT則從兩管的同漏端引出。輸入電壓 VIN可以為 0VDD之間的任何值，但典型值是 5V。 ? 對所有的 CMOS電路，必須首先確定管子的漏端和源端。對于 N溝 MOS管，漏端是兩端電位較正者；對于 P溝 MOS管，漏端是兩端中電位較負的。根據這一規