fpga開發工具使用ppt課件(編輯修改稿)

　

【文章內容簡介】 ng Using Fast Timing Model等三種仿真模式。時序仿真又稱后仿真，是考慮器件各種延時情況下進行的仿真。功能仿真又稱前仿真，功能仿真不考慮器件延時，理想情況下的邏輯驗證。一般選擇時序仿真。 仿真文件設置： 在仿真器設置窗口的仿真輸入選項 Simulator input欄目下，可以看到仿真文件。如果沒有，查找該文件，將 Simulator input欄目下。 仿真器設置 功能仿真 仿真模式選項 3. 插入仿真節點 在波形編輯窗口的 Name欄目下，點擊鼠標右鍵，選擇 Insert\Insert Node or Bus...，出現 Insert Node or Bus對話框如圖所示，點擊 Node Finder按鈕，查找節點信息，插入節點。 插入節點的過程： 如圖所示。首先選擇合理的篩選 Filter范圍，這里給定的是 Pins: all，單擊List，列出所選節點信號；接著在 Nodes Found欄目下，選擇波形仿真需要觀察的節點信號；然后單擊送入選中按鈕，在 Selected Nodes欄目下，就會列出選中節點。全部節點選擇完成后，按 ok確認，所有選中的節點信號就會出現在波形仿真的窗口中。 4. 編輯輸入波形 編輯最大仿真時間： 選擇菜單 Edit\End Time...，根據需要修改最大仿真時間，如 2μs。 編輯網格時間： 選擇菜單 Edit\Grid Size...，根據需要修改網格大小，如 50ns，通常用網格大小表示信號狀態的基本維持時間。 編輯輸入激勵信號的波形： 先選中一個輸入節點，如選中時鐘信號 clk，然后單擊左側賦值快捷鍵中的時鐘鍵，實現 clk信號的時鐘輸入。也可以拖動鼠標，選定信號的某個時間段進行賦值，對 reset的賦值就是采用這種方式。輸入信號編輯完成后，保存該文件。 根據設計文件 ： 計數器功能需要編輯兩個激勵信號 clk和 reset， clk加入時鐘信號； reset設置為開始階段高電平，使計數器清零，接著為低電平，使計數器工作。 3輸入波形 2仿真快捷按鈕 1賦值快捷鍵 5. 運行仿真器 運行仿真器： 選擇菜單 Processing\Start Simulation或點擊仿真快捷按鈕運行仿真器，仿真波形窗口將給出對應輸入波形的輸出波形，最下方的信息窗口顯示仿真操作的相關信息。 如果仿真波形與邏輯設計不符： 檢查設計文件 ，如果修改設計文件 ，需要重新編譯，再次進行波形仿真，直至達到設計要求。 ： 從仿真波形可以看出，這是一個帶有高有效復位端 reset、上升沿觸發的 6位二進制加法計數器，與 。 仿真成功！ 器件編程 何為器件編程： 編譯和波形仿真正確后 ， QuartusII將生成編程數據文件 ， 如 .pof和 .sof等編程數據文件 ， 通過下載電纜將編程文件下載到預先選擇的 FPGA芯片中 。 下載成功后 ， 該 FPGA芯片就會執行設計文件描述的功能 。 器件編程步驟： 編程硬件連接 、 編程文件的產生 、 運行編程操作 。 器件編程操作成功后 ， 查看FPGA功能與設計文件描述的功能是否一致 。 1. 編程硬件連接 下載電纜的連接： 在進行編程操作之前，首先將下載電纜的一端與 PC機對應的端口進行相連，下載電纜的另一端與編程器件相連，下載電纜連接好后才能進行編程器的操作。 與 PC機的哪個端口連接： 編程電纜不同，與 PC機連接的端口就不同。 使用 MasterBlaster下載電纜編程，將 MasterBlaster電纜連接到 PC機的 RS232串口。 使用 ByteBlasterMV下載電纜，將 ByteBlasterMV電纜連接到 PC機的并口。 使用 USB Blaster下載電纜，將 USB Blaster電纜連接到 PC機的 USB口。 2. 編程操作 選擇菜單 Tools\Programmer或點擊工具欄中編程快捷按鈕，打開編程窗口如圖所示。讀者需要根據自己的實驗設備情況，進行器件編程的設置。 3添加配置文件 4編程按鈕 1選擇下載電纜 0編程按鈕 2選擇配置模式 5進度表顯示 下載進程 作者根據自己的實驗設備，進行設置的情況如下： （ 1）下載電纜 Hardware Setup… 設置： USB Blaster。 （ 2）配置模式 Mode設置： JTAG模式。 （ 3）配置文件： 自動給出當前項目的配置文件 。如果需要自己添加配置文件，則單擊 Add File… 添加配置文件。 （ 4）執行編程操作： 單擊編程按鈕 Start，開始對器件進行編程。編程過程中進度表顯示下載進程，信息窗口顯示下載過程中的警告和錯誤信息。 （ 5）實際檢驗： 器件編程結束后，在實驗設備上實際查看 FPGA芯片作為計數器的工作情況，可以加入 1kHz的時鐘信號，用示波器觀察各輸出引腳波形。或者給計數器加入頻率為 1Hz的時鐘信號，輸出引腳連接發光二極管，觀察輸出數據的變化。如果計數器輸出工作正常，說明讀者已經基本學會了 FPGA的開發流程以及 QuartusII的使用。 配置成功！ 3. 其它編程文件的產生 QuartusII在編譯過程中會自動產生編程文件，如 .pof和 .sof文件。但對于其它格式的文件，如二進制格式的 .rbf配置數據文件，需要專門進行設置才能產生。 產生 .rbf文件過程如下： 選擇菜單 File\ConvertProgramm Files… ，出現對話框。首先，在對話框的 Output Promramming file列表中選擇 Raw Binary (.rbf)。然后，點擊 Input files to convert欄中的 SOF Data，此時 Add File按鈕被激活，點擊 Add File按鈕，添加輸入數據文件，點擊 OK即可產生 .rbf文件。查找設計項目目錄，可以找到 。 添加 .sof文件 原理圖文件輸入 原理圖文件： 原理圖是設計人員最為熟悉的電路描述方法， QuartusII提供了圖形編輯器，通過圖形編輯器可以編輯圖形和圖表模塊，畫出熟悉的原理圖，產生原理圖文件（ .bdf）。 原理圖文件處理： 原理圖文件產生后，仍然需要進行設計處理、波形仿真、器件編程，這些操作與前面介紹的過程基本相同，這里不再重復介紹。 符號庫： 為簡化原理圖的設計過程， QuartusII建立了常用的符號庫，在庫中提供了各種邏輯功能的符號，包括宏功能（ Macrofunction）符號和圖元（ Primitive）等，供設計人員直接調用。 編輯原理圖文件的步驟： 建立原理圖文件、輸入符號、連接符號等。 1. 建立原理圖文件 選擇菜單 File\New… ，在出現的對話框中選擇 Design Files\Block Diagram\Schematic File，則打開圖形編輯器，出現空白的原理圖文件，如圖所示。選擇菜單 File\Save as… ，輸入文件名，保存該文件。 2. 使用模塊符號庫 圖形編輯器的左側是輸入按鈕，最常用的是模塊符號按鈕，單擊模塊符號按鈕，打開 symbol對話框，如圖所示。在對話框下，可以選擇各種邏輯電路符號，方便繪制原理圖時使用。 QuartusII已經預先存放了設計中常用的電路模塊