crc編解碼設計方案(編輯修改稿)

　

【文章內容簡介】 位CRC，不足的用零填充），然后再與0x8005（CRC－16生成多項式）做模2運算。在運算過程中，第17位總是被舍去（圖中紅色的位）。第16位如果是零，那么，只能與0x0000作異或運算，即數據左移一位。如果為1，那么就要與0x8005作模2（異或）運算。每次運算完畢，丟棄最高位，然后將數據下一位移入，再進行模2（異或）運算，直到所有的位移完為止。接收端解碼的要求有兩個:檢錯和糾錯。由于任意一個碼組多項式都應該能被生成多項式整除，所以在接收端可以講接收的碼組用原生成多項式去除。當傳輸中未發生錯誤時，接收碼組與發送碼組相同，即，故接收碼組必定能被整除；若碼組在傳輸中發生錯誤，則，被除時可能除不盡而有余項，即有因此，我們就以余項是否為零來判別接收碼組中有無錯碼。需要指出，有錯碼的接收碼組也有可能被整除。這時的錯碼就不能檢出了。這種錯誤稱為不可檢錯誤。不可檢錯誤中的誤碼數必定超過了這種編碼的檢錯能力。 CRC解碼操作過程以前文0x02數據(CRC = 0x800F)為例,計算如下:1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 240 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 1 1 1 10 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0表2－4，8位數據0x02的16位CRC數據校驗當然，也可以使用比較直觀的辦法，只對數據0x02求CRC值，如果等于接收到的CRC，那么也說明數據沒有問題。37四川理工學院本科生畢業（論文）設計第3章 方案設計 實現方案分析CRC算法可以用硬件實現,也可以用軟件實現,硬件實現的方式電路結構復雜,使得應用系統功能模塊增多,增大系統體積降低了集成度，批量生產的產品中提高了產品成本；使用軟件實現的方法計算的速度受限于系統CPU的速度,但是隨著CPU的集成度和運行速度的提高，這樣的影響顯得微不足道，所以采用軟件實現的方法增加了系統集成度，從而提升系統的通信效率，在進行批量生產時可以極大的降低成本。利用軟件實現可以采用的器件有MCU和CPLD，基于MCU的方案中由于MCU的處理數據的位寬固定，且運行速度不如基于CPLD的方法快，基于CPLD的方案管腳配置更靈活，運行速度更快更穩定。故次設計中采用基于CPLD的軟件實現方法來完成CRC的編解碼校驗。常用CRC軟件實現方法是串行計算方法,使用一位數據輸入,n位長度的原始數據連續計算n次后得出校驗碼,軟件串行方式處理需要較多個CPU時鐘周期，可以工作在較高的時鐘頻率下。但隨著通信速度的不斷提高,高的數據傳輸帶寬要求CRC的計算速度越來越快,串行計算的方法已經不適應要求,所以越來越多的使用并行計算方法。根據應用的需要，有兩種常用的方法，來實現CRC的算法，查表法和逐位運算法，它們特點如下。 查表法實現方案分析 查表法，就是預先算好基本的CRC值，并存儲于存儲器中，需要時直接查詢存儲器中的CRC數據表，它是以字或字節為單位進行操作的，而不進行耗時的位運算。這樣查表法的速度就會增加，與基于位運算的方法相比在達到同等效果的時候就可以降低系統主頻，從而使功耗大大降低，但這樣的代價就是付出大容量的存儲器。以一個8位的數據為例，作一次異或操作就能夠完成著一個字節。表中的CRC值與其索引值有一個一一對應的關系。8位數據的CRC查表法實現流程圖如下：CRC與表數據做異或運算運算結束嗎？CRC左移n位產生CRC表索引初始化CRC寄存器開始最后異或運算結束圖31 查表法流程圖逐位運算法，直接根據表23的原理實現的。數據每次移入一位時，就需要重新對每一位進行再次運算，因此：移位操作的次數 = 總的數據位數 16由此可以得出，當數據位數比較多時，CPU使用的時間還是比較多的，數據位數越多，就意味著使用更多的CPU機時，為了達到查表法同樣的速度，就必須加倍的提高系統主頻，由此會帶來了功耗增加的問題。8位數據逐位運算法實現CRC的流程圖如下：高位為1嗎?1． 左移1位2． 下一字節最高位移入異或運算最后異或運算結束運算結束嗎？初始化CRC寄存器設定下一個字節開始3． 左移1位4． 下一字節最高位移入圖32 逐位運算法流程圖 現實需求分析CRC碼校驗根據第二章理論分析可知,實現CRC的基本原理,簡單的說,就是原始數據通過某種算法,得到一個新的數據,而這個新的數據與原數據有著固定的內在關系，通過把原數據和新數據組合在一起，形成新的數據，因此這個新數據具有自我檢驗的能力。然而，前面經驗證的理論公式僅適用于理論模型，而實際中還需要考慮幾個問題。首先要考慮CRC的數據位，不管有多長的數據位，總是希望有一個固定位數的，以便在實現時可以節省很多資源。同時考慮到的數據位長度可能比CRC位數短，為了得到一個16位（或者32位）的數據長度，必須將原有數據擴展到16位以上，才能得到一個16位的余數。通常的做法是在的右邊添加相應的CRC位數，例如16位則需要增加16個數據位，32位需要增加32個數據位。其次，規定CRC的最高位和最低位必須為1，由于標準的CRC是17位和32位，因此，如何在目前8位、16位、32位、64位等數據總線的計算機上實現通常是需要考慮的。在實際應用中，我們并不需要考慮這個最高的CRC位，因為它是總是被舍去，故只要考慮余下的16位（或者32位）就可以了。第三，商不需要，因此根本不要考慮。 第四，除法運算沒有數學上的含義，而是計算機中的模2算法，即每個數據位，與除數作邏輯異或運算，因此不存在進位或者借位問題。 系統硬件設計本設計以CPLD為核心進行設計，通過需求分析本設計中所需外圍電路主要有：控制器核心、電源模塊、時鐘模塊、調試測試接口、復位及復位配置系統。由于CPLD的I/O管腳的可配置性，在設計中必須考慮I/O管腳功能的分配，以便使系統設計中PCB布局布線簡潔和操作方便。CPLD核心復位系統時鐘系統調試測試接口電源模塊圖33 系統框圖 電源模塊電源模塊工作原理，首先接入220V市電