基于at89s51單片機信號發生器的設計(編輯修改稿)

　

【文章內容簡介】 高工作頻率，從而具有了更快的計算速度。 UART 串行通道。 ，不再需要像 89C51 那樣外接看門狗計時器單元電路。 示器。 。 方案二： C8051F005 單片機是完全集成的混合信號系統級芯片，具有與 AT89S51 兼容的微控制器的內核，與 MCS51指令集完全兼容。除了具有標準 AT89S51 的數字外設部件之外，片內還集成了數據采集和控制系統中常用的模擬部件和其他數字外設及功能部件。 方案選擇：方案二中 C8051F005 芯片系統內部結構復雜，不易控制，芯片成本高，對于本系統而言利用率低， AT89S51 芯片簡單易控制，成本低，性能穩定 ,因此采用方案一。 徐州工程學院畢業設計 (論文 ) 4 系統設計要求 該系統可以產生正弦波、方波、三角波 、鋸齒波四種波形，并可以通過按鍵調節其頻率和幅值，信號頻率范圍為： 0Hz～ 99Hz，信號幅值范圍為： ～ 。 徐州工程學院畢業設計 (論文 ) 5 3 硬件電路的設計 系統原理 信號發生器系統主要由單片機、 D/A 轉換電路、電流 /電壓轉換電路、按鍵和波形指示電路、電源等電路組成。 其工作原理為當分別每按下波形按鍵一次就會分別出現正弦波、方波、三角波、鋸齒波，數碼管會顯示對應波形的頻率和幅值 ,可以通過示波器顯示相應的波形。另外 ,發光二極管發光說明系統處于工作狀態。可以通過控制頻率 / 幅值切換鍵來切換對波形頻率和幅值的改變，通過控 制加、減鍵實現對頻率或幅值的改變。 資源分配 軟、硬件設計是設計中不可缺少的，為了滿足功能和指標的要求，資源分配如下： 12MHZ； P2 口與第一片 DAC0832 的 DI0DI7 數據輸入端相連 。 P2 口用來控制 DAC0832 的輸入寄存器選擇信號 CS、輸入寄存器寫選通信號 WR1 及 DAC 寄存器寫選通信 號 WR2 和數據傳送信號XFER。 Ｐ 0 口與第二片 DAC0832 的 DI0DI7 數據輸入端相連 。 在 FIASH 編程時， P0 口作為原碼輸入口，當 FIASH 進行校驗時， P0 輸出原碼，此時 P0外部必須被拉高。 單片機的選擇 通過比較， AT89S51 在價格和性能方面比較合適，因此，選擇了 AT89S51 作為本設計的數據處理器。下面是有關 AT89S51 的介紹，采用 40引腳雙列直插封裝的 AT89S51。 AT89S51 功能特性概述 AT89S51 是一個低功耗，高性能 CMOS 8 位單片機，片內含 4k Bytes ISP(Insystem programmable)的可反復擦寫 1000 次的 Flash 只讀程序存儲器，器件采用 ATMEL 公司的高密度、非易失性存儲技術制造，兼容標準 MCS51 指令系統及 80C51 引腳結構，芯片內集成了通用 8 位中央處理器和 ISP Flash 存儲單元，功能強大的微型計算機的 AT89S51 可為許多嵌入式控制應用系統提供高性價比的解決方案。 AT89S51 具有如下特點： 40 個引腳， 4k Bytes Flash 片內程序存儲器， 128 bytes 的隨機存取數據存儲器（ RAM）， 32 個外部雙向輸入 /輸出（ I/O）口， 5 個中斷優先級， 2 層中斷嵌套中斷， 2 個 16 位可編程定時計數器 ,2 個全雙工串行通信口，看門狗（ WDT）電路，片內時鐘振蕩器。 此外， AT89S51 設計和 配置了振蕩頻率可為 0Hz 并可通過軟件設置省電模式?？臻e模式徐州工程學院畢業設計 (論文 ) 6 下， CPU 暫停工作，而 RAM 定時計數器，串行口，外中斷系統可繼續工作，掉電模式凍結振蕩器而保存 RAM 的數據，停止芯片其它功能直至外中斷激活或硬件復位。同時該芯片還具有PDIP、 TQFP 和 PLCC 等三種封裝形式，以適應不同產品的需求。 AT89S51 的實物圖和引腳圖 AT89S51 芯片共有 40 個管腳，分為 P0、 P P P GND、 VCC 等接口，其管腳圖和實物圖見圖 31。 圖 31 AT89S51 的引腳圖和實物圖 芯片主要特性 8031 CPU 與 MCS51 兼容 字節可編程 FLASH 存儲器 (壽命： 1000 寫 /擦循環 )。 ： 0Hz24KHz。 。 *8 位內部 RAM。 條可編程 I/O 線。 16 位 定時器 /計數器。 個中斷源。 。 。 。 芯片管腳說明 VCC：供電電壓。 GND：接地。 P0 口： P0 口為一個 8 位漏級開路雙向 I/O 口，每腳可吸收 8TTL 門電流。當 P1 口的管腳徐州工程學院畢業設計 (論文 ) 7 第一次寫 1 時，被定義為高阻輸入。 P0 能夠用于外部程序數據存儲器，它可以被定義為數據/地址的第八位。在 FIASH 編程時， P0 口作為原碼輸入口，當 FIASH 進行校驗時， P0 輸出原碼，此時 P0 外部必須被拉高。 P1 口： P1 口是一個內部提供上拉 電阻的 8位雙向 I/O 口， P1口緩沖器能接收輸出 4TTL門電流。 P1 口管腳寫入 1 后，被內部上拉為高，可用作輸入， P1 口被外部下拉為低電平時，將輸出電流，這是由于內部上拉的緣故。在 FLASH 編程和校驗時， P1 口作為第八位地址接收。 P2 口： P2 口為一個內部上拉電阻的 8 位雙向 I/O 口， P2 口緩沖器可接收，輸出 4 個 TTL門電流，當 P2 口被寫“ 1”時，其管腳被內部上拉電阻拉高，且作為輸入。并因此作為輸入時， P2 口的管腳被外部拉低，將輸出電流。這是由于內部上拉的緣故。 P2口當用于外部程序存儲器或 16 位地址外部數據存 儲器進行存取時， P2 口輸出地址的高八位。在給出地址“ 1”時，它利用內部上拉優勢，當對外部八位地址數據存儲器進行讀寫時， P2口輸出其特殊功能寄存器的內容。 P2 口在 FLASH 編程和校驗時接收高八位地址信號和控制信號。 P3 口： P3 口管腳是 8 個帶內部上拉電阻的雙向 I/O 口，可接收輸出 4個 TTL 門電流。當P3 口寫入“ 1”后，它們被內部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平， P3 口將輸出電流（ ILL）這是由于上拉的緣故 。 其端口引腳功能見表 31。 表 31 端口引腳功能 端口引腳 第二功能 RXD（串行輸入口） TXD（串行輸入口） I— N—— T—— 0— （外中斷 0） I— N—— T—— 1—— （外中斷 1） T0（定時 /計數器 0） T1（定時 /計數器 1） W—— R—— （外部數據存貯器寫選通） R—— D—— （外部數據存貯器讀選通） I/O 口作為輸入口時有兩種工作方式即所謂的讀端口與讀引腳讀端口時實際上并不從外部讀入數據而是把端口鎖存器的內容讀入到內部總線經過某種運算或變換后再寫回到端 口鎖存器只有讀端口時才真正地把外部的數據讀入到內部總線上面圖中的兩個三角形表示的就是輸入緩沖器 CPU 將根據不同的指令分別發出讀端口或讀引腳信號以完成不同的操作這是由硬件自動完成的不需要我們操心，然后再實行讀引腳操作否則就可能讀入出錯。為什么看上面的圖如果不對端口置 1 端口鎖存器原來的狀態有可能為 0Q端為 0Q^為 1 加到場效應管柵極的信號為 1該場效應管就導通對地呈現低阻抗 ,此時即使引腳上輸入的信號為 1也會因端口的低阻抗而使信號變低使得外加的 1 信號讀入后不一定是 1，若先執行置 1 操作則可以使場效應管截止引腳信號直接加 到三態緩沖器中實現正確的讀入由于在輸入操作時還必須附加一個準徐州工程學院畢業設計 (論文 ) 8 備動作所以這類 I/O 口被稱為準雙向口 89C51 的 P0/P1/P2/P3 口作為輸入時都是準雙向口。接下來讓我們再看另一個問題，從圖中可以看出這四個端口還有一個差別，除了 P1 口外 P0、P P3 口都還有其他的功能。 RST：復位輸入。當振蕩器復位器件時，要保持 RST 腳兩個機器周期的高電平時間。 ALE/PROG：當訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的地位字節。在 FLASH 編程期間，此引腳用于輸入編程脈沖。在平時， ALE 端以不變的頻率周 期輸出正脈沖信號，此頻率為振蕩器頻率的 1/6。因此它可用作對外部輸出的脈沖或用于定時目的。然而要注意的是：每當用作外部數據存儲器時，將跳過一個 ALE 脈沖。如想禁止 ALE 的輸出可在 SFR8EH 地址上置 0。此時， ALE 只有在執行 MOVX， MOVC 指令時 ALE 才起作用。另外，該引腳被略微拉高。如果微處理器在外部執行狀態 ALE 禁止，置位無效。 /PSEN：外部程序存儲器的選通信號。在由外部程序存儲器取指期間，每個機器周期兩次/PSEN 有效。但在訪問外部數據存儲器時，這兩次有效的 /PSEN 信號將不出現。 /EA/VPP：當 /EA 保持低電平時，則在此期間外部程序存儲器（ 0000HFFFFH），不管是否有內部程序存儲器。注意加密方式 1時， /EA 將內部鎖定為 RESET；當 /EA 端保持高電平時，此間內部程序存儲器。在 FLASH 編程期間，此引腳也用于施加 12V 編程電源（ VPP）。 XTAL1：反向振蕩放大器的輸入及內部時鐘工作電路的輸入。 XTAL2：來自反向振蕩器的輸出。 的晶振及其連接方法 CPU 工作時都必須有一個時鐘脈沖。有兩種方式可以向 89S51 提供時鐘脈沖：一是外部時鐘方式，即使用外部電路向 89S51 提供時鐘脈沖，見圖 33(a)；二是內部時鐘方式，即使用晶振由 89S51 內部電路產生時鐘脈沖。一般常用第二種方法，其電路見圖 32。 圖 32 89S51 的時鐘脈沖 圖 33 中： J 一般為石英晶體，其頻率由系統需要和器件決定，在頻率穩定度要求不高時也可以使用陶瓷濾波器。 C C2：使用石英晶體時， C1=C2=30（177。 10） pF 使用陶瓷濾波器時， C1=C2=40（177。 10） pF 徐州工程學院畢業設計 (論文 ) 9 AT89S51 的復位 使 CPU 開始工作的方法就是給 CPU 一個復位信號， CPU 收到復位信號后將內部特殊功能寄存器設置為規定值，并將程序計數器設置為“ 0000H”。復位信號結束后， CPU 從程序存儲器“ 0000H”處開始執行程序。 89S51 為高電平復位，一般有 3種復位方法。 。接通電源時。 。設置一個復位按鈕，當操作者按下按鈕時產生一個復位信號。 。設計一個復位電路，當系統滿足某一條件時自動產生一個復位信號。 最簡單的上電復位和手動復位方法見圖 33。 圖 33 89S51 的復位電路 芯片擦除 整個 PEROM 陣列和三個鎖定位的電擦除可通過正確的控制信號組合， 并保持 ALE 管腳處于低電平 10ms 來完成。在芯片擦操作中，代碼陣列全被寫“ 1”且在任何非空存儲字節被重復編程以前，該操作必須被執行。 此外， AT89S51 設有穩態邏輯，可以在低到零頻率的條件下靜態邏輯，支持兩種軟件可選的掉電模式。在閑置模式下， CPU 停止工作。但 RAM，定時器，計數器，串口和中斷系統仍在工作。在掉電模式下，保存 RAM 的內容并且凍結振蕩器，禁止所用其他芯片功能，直到下一個硬件復位為止。 變壓電路的設計 L7805 芯片 L7805 芯片有三個管腳，分別為輸入管腳、 接地管腳、輸出管腳，芯片效果圖見 圖 34。 89S51 徐州工程學院畢業設計 (論文 ) 10 圖 34 芯片效果圖 ： L7805 系列是三端正電源穩壓電路，它的封裝形式為 TO220。它有一系列固定的電壓輸出，應用非常的廣泛。每種類型由于內部電流的限制，以及過熱保護和安全工作區的保護，使它基本上不會損壞。如果能提供足夠的散熱片，它們就能夠提供大于 的輸出電流。雖然是按照固定電壓值來設計的，但是當接入適當的外部器件后，就能獲得各種不同的電壓和電流。 ： 最大輸出電流為 輸出電壓為 5V 熱過載保護 短路保護 輸出晶體 管安全工作區保護 （ Ta=25℃）： 表 31 L7805 芯片極限參數 參數 符號 數值 單位 輸入電壓： （ Vo=5V to 18V） (Vo=24V) Vi 35 40 V V 結到空氣熱阻 Rθ JA 65 ℃ /W 結到殼熱阻 Rθ JC 5 ℃ /W 工作溫度 Topr 0～ +125 ℃ 貯存溫度 Tstg 65～ +150 ℃ 變壓電路 本系統直接由 220V 電源供電。 220V 電壓初始經變壓器變為 18V，即在 IN 處提供 18V 交徐州工程學院畢業設計 (論文 ) 11 流電壓，然后經過 3片穩壓芯片和電容的作用最終輸出 5Ｖ直流電壓。變壓電路見圖 35。 圖 35 降壓電路模塊 信號調節電路的設計 DA