正文內容

廣西科技大學eda課程設計基于vhdl數字電壓表設計(編輯修改稿)

2026-07-15 21:44 本頁面

　

【文章內容簡介】 END IF。 END PROCESS COM2。 LATCH1 : PROCESS(lock) BEGIN IF (lock39。EVENT AND lock = 39。139。) THEN temp = din。 END IF。 END PROCESS LATCH1。 END behave。以上程序中，使用了ale、start、oe和eoc等端口控制ADC0809器件的工作時序，根據A/D轉換的狀態轉換關系，將一個完整的采樣過程分為st0、stststst4五個狀態，由兩個主控進程和一個輔助進程控制，構成Moore型狀態機。 A/，上電瞬間，c_state處于st0初始狀態，時序控制信號start、oe、ale輸出為0；第一個clk脈沖，狀態轉換為st1，start置1，此時內部寄存器清零，oe=0，ale=1，對模擬啟動采樣；第2個clk脈沖，進入st2狀態，start產生下降沿開始A/D轉換，oe=0，ale=0，此時若eoc=1，表示A/D轉換完成，可以進入st3狀態；第3個clk脈沖，進入st3狀態，statrt=0，ale=0，oe置高電平，打開三態輸出鎖存器，允許轉換數據輸出；第4個clk脈沖，進入st4狀態，轉換數據被穩定的鎖存在鎖存器中。對照波形仿真圖，我們看到dout端口的信號輸出均發生在st4狀態，仿真結果滿足時序要求，輸出結果正確，設計合理。
在MAXPLUSⅡ平臺上實現的A/。
輸入端口有數據輸入端din[7..0]，時鐘信號端clk，A/D轉換結束信號端eoc；輸出端口有地址鎖存允許信號端ale，轉換啟動信號端start，輸出允許信號端oe，模擬信號通道地址端adda。 3．數據轉換模塊 ADC0809是8位模數轉換器，它的輸出狀態共有256種，若信號為0～5V電壓范圍，則每兩個狀態的電壓差值為5/(2561)。本設計用查表命令來得到電壓值，如表491所示為待轉換數值與實際電壓值的對應表。程序如下： LIBRARY IEEE。 USE 。 USE 。 USE 。 ENTITY bcd2 IS PORT(datain : IN STD_LOGIC_VECTOR(7 DOWNTO 0)。 q1, q2, q3, q4 : OUT STD_LOGIC_VECTOR(3 DOWNTO 0))。 END bcd2。 ARCHITECTURE behave OF bcd2 IS SIGNAL data0, data1 : STD_LOGIC_VECTOR(15 DOWNTO 0)。 SIGNAL sum1, sum2, sum3, sum4: STD_LOGIC_VECTOR(4 DOWNTO 0)。 SIGNAL c1, c2, c3 : STD_LOGIC_VECTOR(4 DOWNTO 0)。 8 BEGIN data1 =0000000000000000 WHEN datain(7 DOWNTO 4)=0000 ELSE 0000001100010100 WHEN datain(7 DOWNTO 4)=0001 ELSE 0000011000100111 WHEN datain(7 DOWNTO 4)=0010 ELSE 0000100101000001 WHEN datain(7 DOWNTO 4)=0011 ELSE 0001001001010101 WHEN datain(7 DOWNTO 4)=0100 ELSE 0001010101101001 WHEN datain(7 DOWNTO 4)=0101 ELSE 0001100010000010 WHEN datain(7 DOWNTO 4)=0110 ELSE 0010000110010110 WHEN datain(7 DOWNTO 4)=0111 ELSE 0010010100010000 WHEN datain(7 DOWNTO 4)=1000 ELSE 0010100000100100 WHEN datain(7 DOWNTO 4)=1001 ELSE 0011000100110111 WHEN datain(7 DOWNTO 4)=1010 ELSE 0011010001010001 WHEN datain(7 DOWNTO 4)=1011 ELSE 0011011101100101 WHEN datain(7 DOWNTO 4)=1100 ELSE 0100000001111000 WHEN datain(7 DOWNTO 4)=1101 ELSE 0100001110010010 WHEN datain(7 DOWNTO 4)=1110 ELSE 0100011100000110 WHEN datain(7 DOWNTO 4)=1111 ELSE 0000000000000000。 data0 =0000000000000000 WHEN datain(3 DOWNTO 0)=0000 ELSE 0000000000100000 WHEN datain(3 DOWNTO 0)=0001 ELSE 0000000000111001 WHEN datain(3 DOWNTO 0)=0010 ELSE 0000000001011001 WHEN datain(3 DOWNTO 0)=0011 ELSE 0000000001111000 WHEN datain(3 DOWNTO 0)=0100 ELSE 0000000010011000 WHEN datain(3 DOWNTO 0)=0101 ELSE 00000001

點擊復制文檔內容

黨政相關相關推薦

廣西科技大學eda課程設計基于vhdl數字電壓表設計(編輯修改稿)

eda課程設計——基于vhdl語言的數字時鐘設計-資料下載頁

科技大學數字信號處理課程設計-資料下載頁

基于eda的數字電壓表的設計畢業設計(論文)-資料下載頁

科技大學數字信號處理課程設計-資料下載頁

基于vhdl的數字電壓表設計學士學位論文-資料下載頁

arm課程設計報告--基于lpc2131數字電壓表設計-資料下載頁

arm課程設計報告--基于lpc2131數字電壓表設計-資料下載頁

廣西科技大學eda交通燈設計報告-資料下載頁

基于vhdl的數字電壓表設計學士學位論文-資料下載頁

基于單片機的數字電壓表的課程設計-資料下載頁

基于51單片機的數字電壓表課程設計-資料下載頁

基于8051單片機的數字電壓表課程設計-資料下載頁

課程設計基于單片機系統的數字電壓表-資料下載頁

單片機課程設計-數字電壓表-資料下載頁

數字電壓表課程設計實驗報告-資料下載頁

廣西科技大學eda課程設計基于vhdl數字電壓表設計-文庫吧資料

廣西科技大學eda課程設計基于vhdl數字電壓表設計-展示頁

廣西科技大學eda課程設計基于vhdl數字電壓表設計-在線瀏覽

廣西科技大學eda課程設計基于vhdl數字電壓表設計-閱讀頁

廣西科技大學eda課程設計基于vhdl數字電壓表設計(文件)