基于arm9嵌入式微處理器的遠程倉庫管理系統畢設畢業論文(編輯修改稿)

　

【文章內容簡介】 確定服務器上安裝了網絡的文件和打印機共享協議和TCP/IP協議，如圖 。圖 添加網絡協議 創建共享文件夾創建用于 SQL Server Mobile訂閱服務器的快照文件夾，需要執行兩個步驟。必須共享此文件夾，使其可以通過 UNC 路徑訪問；還必須分配適當的 NTFS 文件系統權限。在共享文件夾時，需要添加相應的用戶，并將“讀取”共享權限授予該用戶，其設置對話框如圖 。圖 設置共享文件夾權限 配置SQL Server Mobile Web 同步向導當您使用遠程數據訪問 (RDA) 或復制功能時，SQL Server Mobile將通過 Microsoft Internet 信息服務 (IIS) 服務器連接到 SQL Server。SQL Server Mobile 包括一個連接向導（配置 Web 同步向導），使用該向導可以配置 Microsoft SQL Server 和 SQL Server Mobile 之間的連接，以進行數據同步。單擊“開始”→“程序”→“Microsoft SQL Server 2005 Mobile Edition”→“配置Web同步向導”，就可以打開Web 同步向導，如圖 。圖 配置 Web 同步向導點擊下一步后，進入服務器選擇對話框，這里的IIS計算機名一半是本地上運行IIS的服務器，虛擬目錄用于存放工作文件，如圖 。圖 選擇服務器Web同步配置完成后，打開IE瀏覽器，在地址欄上面輸入虛擬目錄的網路地址，如果配置成功，就會出現如圖 。圖 Web同步配置 重新注冊SQL Server成功配置配置Web同步之后，為了更新SQL Server的數據庫信息，需要把原來的SQL Server服務器注冊信息刪除，然后重新注冊SQL Server服務器。新建SQL Server注冊如圖 。圖 重新注冊SQL Server進入注冊SQL Server后首先要求用戶選擇登陸方式，這一步很重要，它關系到遠程訪問是否能通過驗證，通常情況下選擇“用我的SQL Server登錄名登陸”，如圖 。圖 SQL登錄方式第4章 客戶機硬件設計 MagicARM2410教學實驗開發平臺概述嵌入式設備主要由硬件和軟件組成，一套嵌入式產品的穩定性不僅依賴于軟件的穩定性，對于硬件平臺能否提供良好的做工穩定性也有一定的要求，在本設計的設計階段，使用廣州致遠電子有限公司開發的MagicARM2410教學實驗開發平臺，他不僅能提供一個可靠穩定的硬件平臺，而且提供了豐富的外設支持。廣州致遠電子有限公司開發的MagicARM2410教學實驗開發平臺，是一款可使用μC/OSII、Linux和WinCE操作系統、支持QT、MiniGUI圖形系統、集眾多功能于一身的ARM9教學實驗開發平臺。MagicARM2410教學實驗開發平臺采用ARM920T內核的S3C2410A微處理器，擴展有充足的存儲資源（SDRAM、NAND Flash、NOR Flash和E2PROM等），具有10/100Mbps以太網接口、USB HOST接口、USB Device接口、CAN接口、PCMCIA存儲卡接口、IDE硬盤接口、CF卡接口、SD卡接口、IrDA接口、IIS數字音頻接口，8英寸640480真彩TFT液晶屏（帶觸摸屏），可使用JTAG仿真調試。模塊化的功能設計，便于實驗操作的工藝設計，保留有外設PACK和GPIO輸出接口，可以實現目前幾乎所有的嵌入式接口實驗。MagicARM2410試驗箱外觀如圖 。圖 MagicARM2410試驗箱外觀本系統采用MagicARM2410開發平臺作為硬件環境。系統中使用到的硬件電路分為5個主要模塊，它們是核心板電路，以太網接口電路，JTAG調試接口電路，串口模塊和電源模塊。核心電路板的MCU采用Samsung公司的ARM920T處理器S3C210A，核心電路還擴展了2MB NOR Flash，64MB NAND Flash及64MB SDRAM，它還包括復位、時鐘等電路。核心電路圖是系統的核心模塊，它為系統軟件提供了可靠、穩定的運行環境。以太網接口電路包括DM9000以太網控制器、網絡變壓器和RJ45接口組成，是TCP/IP協議棧中物理層的實現。串口模塊打印調試信息。JTAG模塊用于下載和調試程序。電源模塊為系統提供5V。系統硬件框架如圖 。圖 系統硬件結構示意圖 核心控制電路核心板電路是能運行程序的最小系統電路。它包括微處理器S3C2410A，存儲器電路，時鐘電路，復位電路，及核心板使用的電源電路等。系統中采用的S3C2410A（S3C2410系列，以下稱為S3C2410）微處理器是一款由Samsung Electronics Co. Ltd 為手持設備、POS機、數字多媒體播放設備設計的低功耗、高度集成的微處理器，采用272腳FBGA封裝，內含一個ARM920T內核和豐富的外圍資源。S3C2410集成了大量的功能單元，、外部I/、16KB數據CACHE、16KB指令CACHE、MMU、內置外部存儲器控制器（SDRAM 控制和芯片選擇邏輯）、LCD控制器、一個LCD專用DMA、4個帶外部請求線的DMA、3個通用異步串行端口（、16Byte Tx FIFO and 16Byte Rx FIFO）、2通道SPI、一個多主I2C總線、一個I2S總線控制器、兩個USB HOST、一個USB DEVICE（）、4個PWM定時器和一個內部定時器、看門狗定時器、117個通用I/O、24個外部中斷、4種電源控制模式（包括標準、慢速、休眠、掉電）、8通道10位ADC和觸摸屏接口、帶日歷功能的實時時鐘、芯片內置PLL；設計用于手持設備和通用嵌入式系統；16/32位RISC體系結構，使用ARM920T CPU核的強大指令集；帶MMU的先進的體系結構支持WinCE、EPOC3Linux；指令緩存（CACHE）、數據緩存、寫緩沖和物理地址TAG RAM，減小了對主存儲器帶寬和性能的影響；ARM920T 核支持，并有支持ARM調試的體系結構；內部先進的位控制器總線（AMBA）（，AHB/APB）。S3C2410X芯片結構圖如圖 。圖 S3C2410芯片內部結構圖S3C2410的系統管理有以下特點：小端/大端支持；地址空間：每個BANK128MB（全部為1GB）；每個BANK可編程為8/16/32位數據總線；BANK 0到BANK 6為固定起始地址；BANK 7可編程BANK起始地址和大小；一共8個存儲器BANK；6個存儲器BANK用于ROM、SRAM和其他；兩個存儲器BANK用于ROM、SRAM和同步DRAM；每個存儲器BANK可編程存取周期；支持等待信號用以擴展總線周期；支持SDRAM掉電模式下的自刷新；支持不同類型的ROM用于啟動（NOR/NAND Flash、EEPROM和其他）。本系統中，處理器被配置在小端格式。工作頻率可設置在200MHz，AHB總線頻率為100MHz。 存儲器電路 NOR Flash存儲器核心板上擴展了1片存儲容量為2MB的NOR Flash（SST39VF1601），為了使SST39VF1601能夠引導和下載系統，將其分配在Bank0存儲塊空間，使用S3C2410的nGCS0片選線，基地址為0x00000000。如圖 ，SST39VF1601是16位寬度存儲器，對與S3C2410A來說相應與半字對齊，操作地址的最小變化值是0x00000002，因此將S3C2410A的ADDR1腳與SST39VF1601的A0腳相連，忽略S3C2410A的ADDR0引腳，其他地址按順序依次遞增相連。SST39VF1601的nRST引腳與系統復位信號nRESET引腳相連接，當系統復位時，SST39VF1601同時被復位，并返回到默認的讀模式。SST39VF1601的nWP是寫保護引腳，低電平時寫禁止，高電平時允許寫SST39VF1601。電路中使用兩個電阻進行選擇，如虛線框內電路。圖 NOR Flash存儲器電路 SDRAM存儲器FLASH存儲器相比較，SDRAM不具有掉電保持數據的特性，但其操作都是由時鐘作為同步，存取速度大大高于FLASH存儲器，數據吞吐量更大，且具有讀/寫的屬性。SDRAM在系統中主要用作程序的運行空間，當系統啟動時，首先從復位地址0x00000000處讀取啟動代碼，再完成系統的初始化后，啟動程序將系統程序代碼調入SDRAM中運行，以提高系統的運行速度。同時，系統及用戶堆棧、運行數據也都放在SDRAM中。SDRAM的存儲單元可以理解為一個電容，總是傾向于放電，為避免數據丟失，必須定時刷新。因此，要在系統中使用SDRAM，就要求微處理器具有刷新控制邏輯，或在系統中另外加入刷新控制邏輯電路。S3C2410A在片內具有獨立的SDRAM刷新控制邏輯，可方便的與SDRAM接口。核心板擴展了2片16位總線寬度SDRAM（HY57V561620），存儲容量64MB。SDRAM使用S3C2410A的nGCS6片選線，SDRAM的基地址為0x30000000，核心板使用兩片HY57V561620組成32位總線寬度，即每進行一次讀寫可以操作4字節數據，對于S3C2410A來說相應于字對齊，操作地址的最小變化值為0x00000004。因此，S3C2410A的ADDR2引腳于HY57V561620的A0腳相連，忽略S3C2410A的ADDR0，ADDR1引腳。為了能夠正確訪問HY57V561620的高低字節數據，所以S3C2410A的nWBEx與HY57V561620的UDQM/LDQM相連。HY57V561620的BA0、BA1引腳是SDRAM的內部bank選擇線，也就是代表了SDRAM的內存地址的最高位。如果SDRAM內存共有64MB也就需要26（226=64M）根地址線來尋址，所以BA0、BA1應連接S3C2410A的ADDR2ADDR25引腳。另外，由于SDRAM的行地址和列地址是復用的，所以地址線的數目并部需要這么多。SDRAM的其他控制線按照HY57V561620的引腳功能――與S3C2410的SDRAM控制信號線相連接。SDRAM存儲器電路如圖 。圖 SDRAM存儲器電路 NAND Flash存儲器NAND Flash具有良好的性價比和系統接口，且S3C2410支持NAND ROM啟動方式，所以核心板選用了三星公司的NAND Flash：K9F1208U0BPCB0。該Flash是64MB的CMOS工藝制造的存儲器。采用48腳TSOP封裝，~，其I/O口為數據線和地址線的復用端口。通過對其內部的命令寄存器寫入標準的命令序列，可對其進行編程、整片擦除、按扇區擦除以及其它操作。核心板使用K9F1208U0BPCB0擴展了64M的NAND Flash存儲器，K9F1208U0BPCB0的I/O0~I/O7直接與S3C2410的DATA0～DATA7相連，通過數據總線發送地址、命令和數據。NAND Flash接口電路原理圖如圖 。圖 NAND Flash存儲器電路 時鐘電路S3C2410可以使用外部晶振或外部時鐘輸入作為系統時鐘，外部晶振的頻率范圍是10MHz～20MHz，核心板采用12MHz的外部晶振，所以S3C2410A的OM2，OM1引腳接為低電平，將外部時鐘輸入引腳接為高電平（），電路如圖 。通過S3C2410的內部鎖相環，可以將處理器時鐘倍頻至最高266MHz。圖 核心板時鐘電路 復位電路核心板的復位電路采用內置E2PROM存儲器的專用電源監控復位芯片CAT1025JI30，提高了系統的可靠性。系統復位電路如圖 。圖 核心板復位電路 電源電路由于ARM芯片的高速、低功耗、低工作電壓導致了其噪聲容限很低，對電源的紋波、瞬態響應、電源監控的可靠性等諸多方面提出了更高的要求。，（低壓差電源芯片）得到的。使用時，其輸出端需要一個至少10uF的鉭電容來改善瞬態響應和穩定性。核心板的電源電路如圖 。圖 核心板電源電路 以太網接口電路以太網規范規定以太網需要兩種接口部件：MAC（Media Access Controller，媒體訪問控制器）和PHY（Physical transceiver，物理收發器）。MAC是一種純數字的設備，負責數據流的同步處理。而PHY在很大程度上是一種模擬器件，負責將數據轉換成在特定的媒體上（常用雙絞線）傳輸所需的信號電平。本系統的以太網控制器（網卡）使用DAVICOM公司的10/100Mb/s自適應以太網芯片DM9000E(DM9000系列，以下稱為DM9000)。DM9000是一個全集成、功能強大、性價比高的快速以太網MAC控制器，支持8位、16位、32位數據總線寬度，帶有一個通用處理器接口、EEPROM接口、10/100Mb/s PHY和16KB的SRAM（13KB作為接收FIFO，3KB作為發送FIFO）；包含一系列可被訪問的控制狀態寄存器，這些寄存器是字節對齊的，在硬件或軟件復位時被設置成初始值；采用單電源供電，、5V的IO接口電平。DM9000同樣支持MII（Media Independent Interface 介質無關接口）接口。MagicARM2410實驗箱主板上帶有一路10/100M以太網接口電路，電路原理圖如圖 。DM9000的EEDO引腳和WAKEUP引腳的復位值決定了其數據位寬度。電路圖中EEDO已接低電平，WAKEUP內部有60K下拉電阻，因此懸空該引腳時WAKEUP的復位值也是低電平。所以該電路中，DM9000的數據位寬度是16位，S3C2410的數據總線DATA0～DATA15與DM9000的SD0～SD15相連接。DM9000E的AEN是芯片選通引腳，與S3C2410的片選線nGCS3相連，該引腳為低時才能進行讀寫操作。所以DM9000的片選地址為0x18000000。S3C2410的地址線ADDR2與DM9000E的命令/數據使能端CMD相連，CMD引腳用于設置COMM